公开(公告)号：CN103324774A

公开(公告)日：2013-09-25

申请号：CN201210589451.4

申请日：2012-12-29

Applicant: 东南大学

Inventor： 蔡志匡 ,  单伟伟 ,  黄凯 ,  万振兴 ,  刘新宁 ,  杨军

IPC: G06F17/50

Abstract: 本发明公开了一种基于时钟规划偏差算法的处理器性能优化方法，包括以下步骤：首先是布图规划阶段，根据SRM前、后级寄存器与多个SRM之间的路径联系，将SRAM归组。其次是布局阶段，进行时钟偏差规划，分为两个阶段：时钟树综合之前，根据SRAM与前、后级寄存器若干条路径的平均裕量来调节SRAM时钟延时，同时采取局部裕量借用算法来规划寄存器时钟偏差；时钟树综合之后，采取时钟树算法修正和工程变更两种方法来分别处理大量和少量时序违规；在后续阶段，为处理布线后的保持时间违规，用基于分布式多场景时序分析的、ECO命令和脚本相结合的修复方案。

公开(公告)号：CN102034534A

公开(公告)日：2011-04-27

申请号：CN201010622693.X

申请日：2010-12-31

Applicant: 东南大学

Inventor： 时龙兴 ,  柏娜 ,  蔡志匡 ,  朱贾峰 ,  李瑞兴

IPC: G11C11/414

Abstract: 一种亚阈值存储阵列电路，亚阈值区域内两根位线之间串联多个存储单元，在两根位线之间还按顺序依次并联增强电路、预充/平衡电路、写使能电路以及灵敏放大器电路，所述灵敏放大器电路为可写回的灵敏放大器，所述增强电路采用伪电流镜补偿电路作为漏电流补偿电路。本发明克服现有技术之缺陷，提供了一种高密度、高鲁棒性的亚阈值存储单元位线电流补偿及读写增强电路，平衡存储单元的各项指标，达到系统性能最优。

公开(公告)号：CN104158542B

公开(公告)日：2017-04-05

申请号：CN201410422608.3

申请日：2014-08-25

Applicant: 东南大学

Inventor： 许浩博 ,  蔡志匡 ,  徐亮 ,  任力争 ,  杨军

IPC: H03L7/18 ,  G01R31/28

Abstract: 本发明公开了一种基于欠采样技术锁相环长周期抖动片上测量电路，包括欠采样实现电路，控制电路，移位寄存器A、移位寄存器B和CDF合成电路，同时本发明还提出了基于周期对齐欠采样后处理技术，该技术可以用于测量锁相环长周期抖动。本发明提出的锁相环长周期抖动片上测量电路具有测量精度高，实现方法简单等优点，并弥补了现有基于欠采样技术抖动测量电路无法测量长周期抖动的缺点。

公开(公告)号：CN103076559B

公开(公告)日：2015-02-04

申请号：CN201210590052.X

申请日：2012-12-29

Applicant: 东南大学

Inventor： 蔡志匡 ,  单伟伟 ,  刘婷婷 ,  袁强强 ,  刘新宁 ,  杨军

IPC: G01R31/3185

Abstract: 本发明公开了一种针对扫描测试中移位功耗的优化方法，在基本的测试流程的基础上，增加了功耗信息提取、功耗敏感单元选取和插入测试逻辑三个步骤；本发明提出的方法可以大幅度减少测试过程中的移位功耗，同时不会增加测试时间，也不会影响测试覆盖率，不需要测试设计流程的改变，而且容易实现。

公开(公告)号：CN104158542A

公开(公告)日：2014-11-19

申请号：CN201410422608.3

申请日：2014-08-25

Applicant: 东南大学

Inventor： 许浩博 ,  蔡志匡 ,  徐亮 ,  任力争 ,  杨军

IPC: H03L7/18 ,  G01R31/28

Abstract: 本发明公开了一种基于欠采样技术锁相环长周期抖动片上测量电路，包括欠采样实现电路，控制电路，移位寄存器A、移位寄存器B和CDF合成电路，同时本发明还提出了基于周期对齐欠采样后处理技术，该技术可以用于测量锁相环长周期抖动。本发明提出的锁相环长周期抖动片上测量电路具有测量精度高，实现方法简单等优点，并弥补了现有基于欠采样技术抖动测量电路无法测量长周期抖动的缺点。

公开(公告)号：CN102034534B

公开(公告)日：2012-12-19

申请号：CN201010622693.X

申请日：2010-12-31

Applicant: 东南大学

Inventor： 时龙兴 ,  柏娜 ,  蔡志匡 ,  朱贾峰 ,  李瑞兴

IPC: G11C11/414

Abstract: 一种亚阈值存储阵列电路，亚阈值区域内两根位线之间串联多个存储单元，在两根位线之间还按顺序依次并联增强电路、预充/平衡电路、写使能电路以及灵敏放大器电路，所述灵敏放大器电路为可写回的灵敏放大器，所述增强电路采用伪电流镜补偿电路作为漏电流补偿电路。本发明克服现有技术之缺陷，提供了一种高密度、高鲁棒性的亚阈值存储单元位线电流补偿及读写增强电路，平衡存储单元的各项指标，达到系统性能最优。

公开(公告)号：CN102035534A

公开(公告)日：2011-04-27

申请号：CN201010622690.6

申请日：2010-12-31

Applicant: 东南大学

Inventor： 时龙兴 ,  柏娜 ,  黄凯 ,  蔡志匡 ,  余群龄

IPC: H03K19/0175

Abstract: 一种亚阈值区域低静态功耗的电容型逻辑电平转换器，将低电压域电平VddL转换到高电压域电平VddH，采用电容型逻辑电平转换。本发明可以有效的工作在亚阈值区域，电容型逻辑电平转换器具有较低的静态功耗。

公开(公告)号：CN103324774B

公开(公告)日：2016-05-25

申请号：CN201210589451.4

申请日：2012-12-29

Applicant: 东南大学

Inventor： 蔡志匡 ,  单伟伟 ,  黄凯 ,  万振兴 ,  刘新宁 ,  杨军

IPC: G06F17/50

Abstract: 本发明公开了一种基于时钟规划偏差算法的处理器性能优化方法，包括以下步骤：首先是布图规划阶段，根据SRM前、后级寄存器与多个SRM之间的路径联系，将SRAM归组。其次是布局阶段，进行时钟偏差规划，分为两个阶段：时钟树综合之前，根据SRAM与前、后级寄存器若干条路径的平均裕量来调节SRAM时钟延时，同时采取局部裕量借用算法来规划寄存器时钟偏差；时钟树综合之后，采取时钟树算法修正和工程变更两种方法来分别处理大量和少量时序违规；在后续阶段，为处理布线后的保持时间违规，用基于分布式多场景时序分析的、ECO命令和脚本相结合的修复方案。

公开(公告)号：CN103560786B

公开(公告)日：2017-07-28

申请号：CN201310596163.6

申请日：2013-11-21

Applicant: 东南大学

Inventor： 阙诗璇 ,  蔡志匡 ,  刘婷婷 ,  许浩博 ,  庞佳军 ,  杨军

IPC: H03L7/099 ,  H03L7/10 ,  H03L7/18

Abstract: 本发明公开了一种全数字逐次逼近寄存器式快速锁定延时锁定环，电路结构的创新之处在于采用可复位数控延时链将输入时钟与控制器工作时钟之间的分频比降低至1，同时采用2‑b逐次逼近寄存器算法将搜索循环次数降低50%，从而达到快速锁定的目的。本发明的电路包括前置电路、数控延时链、相位合成电路、2‑b逐次逼近寄存器控制器、相位判断电路和复位脉冲产生电路。实验证明本发明电路可锁定频率范围为100MHz至400MHz，锁定时间为5个时钟周期，锁定后输出50%占空比的时钟信号并且彻底避免了谐波锁定的发生。

公开(公告)号：CN103607199A

公开(公告)日：2014-02-26

申请号：CN201310624220.7

申请日：2013-11-27

Applicant: 东南大学

Inventor： 阙诗璇 ,  蔡志匡 ,  刘婷婷 ,  庞佳军 ,  许浩博 ,  杨军

IPC: H03L7/099 ,  H03L7/10 ,  H03L7/18

Abstract: 本发明公开了一种快速锁定全数字逐次逼近寄存器延时锁定环，采用可复位数控延时链将输入时钟与控制器工作时钟之间的分频比降低至1，同时采用2-b逐次逼近寄存器算法将搜索循环次数降低50%，从而达到超快速锁定的目的。本发明的电路包括前置电路、数控延时链、相位合成电路、2-b逐次逼近寄存器控制器、相位判断电路和复位脉冲产生电路。本发明电路可锁定频率范围为100MHz至400MHz，锁定时间为5个时钟周期，锁定后输出50%占空比的时钟信号并且彻底避免了谐波锁定的发生。