公开(公告)号：CN110718550B

公开(公告)日：2023-11-28

申请号：CN201810763279.7

申请日：2018-07-12

Applicant: 三星电子株式会社

Inventor： 金恩靚 ,  金奉秀 ,  金容宽 ,  韩成熙 ,  黄有商

IPC: H10B12/00 ,  H01L21/768

Abstract: 本发明构思涉及一种半导体器件及制造其的方法。一种半导体器件，其包括：限定在半导体衬底中的有源区域；在半导体衬底上的第一接触插塞，第一接触插塞连接到有源区域；在半导体衬底上的位线，位线与第一接触插塞相邻；在第一接触插塞与位线之间的第一气隙间隔物；在第一接触插塞上的着落垫；在位线上的阻挡绝缘层；以及在第一气隙间隔物上的气隙盖层，气隙盖层垂直地重叠第一气隙间隔物，气隙盖层在阻挡绝缘层与着落垫之间，阻挡绝缘层的上表面在与着落垫的上表面相等或比其高的高度处。

公开(公告)号：CN109994449B

公开(公告)日：2023-11-07

申请号：CN201811508853.0

申请日：2018-12-11

Applicant: 三星电子株式会社

Inventor： 南奇亨 ,  金奉秀 ,  黄有商

IPC: H01L23/528 ,  H10B12/00

Abstract: 一种半导体器件包括：在半导体衬底上的多个柱；以及支撑图案，与柱的一些侧表面接触并将柱彼此连接，其中支撑图案包括暴露柱的其它侧表面的开口，每个柱包括与支撑图案接触的第一柱上部以及与支撑图案间隔开的第二柱上部，第二柱上部具有凹入斜面。

公开(公告)号：CN109256377B

公开(公告)日：2023-10-17

申请号：CN201810769672.7

申请日：2018-07-13

Applicant: 三星电子株式会社

Inventor： 金成禹 ,  金奉秀 ,  金英培 ,  许基宰 ,  高宽协 ,  洪亨善 ,  黄有商

IPC: H01L27/02 ,  H10B12/00 ,  H10B63/00

Abstract: 一种半导体器件包括：设置在衬底上的第一存储部分、第一周边电路部分和第二周边电路部分；以及堆叠在第二周边电路部分上的第二存储部分和布线部分，其中第一存储部分包括多个第一存储单元，第一存储单元的每个包括单元晶体管和连接到单元晶体管的电容器，第二存储部分包括多个第二存储单元，第二存储单元的每个包括彼此串联联接的可变电阻元件和选择元件，布线部分包括多个线图案，其中线图案和第二存储单元相对于衬底高于电容器。

公开(公告)号：CN109427594B

公开(公告)日：2023-08-11

申请号：CN201811008516.5

申请日：2018-08-31

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金奉秀 ,  金真范 ,  黄有商

IPC: H01L21/336

Abstract: 提供一种制造包括二维(2D)材料的装置的方法，所述方法包括：在基底上形成过渡金属氧化物图案；以及在过渡金属氧化物图案的剩余部分的顶表面和侧表面上形成过渡金属二硫化物层。形成过渡金属二硫化物层的步骤可以包括使用过渡金属二硫化物层替换过渡金属氧化物图案的表面部分。过渡金属二硫化物层包括至少一个原子层，所述至少一个原子层基本平行于过渡金属氧化物图案的剩余部分的表面。

公开(公告)号：CN109285857B

公开(公告)日：2023-06-20

申请号：CN201810691309.8

申请日：2018-06-28

Applicant: 三星电子株式会社

Inventor： 金成禹 ,  金奉秀 ,  金英培 ,  许基宰 ,  高宽协 ,  洪亨善 ,  黄有商

IPC: H10B61/00 ,  H10B63/10

Abstract: 一种半导体装置包括：彼此紧挨着地设置在衬底上的第一存储器部、第一外围电路部和第二外围电路部；以及与所述第一存储器部横向地隔开的第二存储器部，所述第二外围电路部和所述第二存储器部彼此紧挨着地设置在所述衬底上，其中，所述第一存储器部包括多个第一存储单元，每个所述第一存储单元包括单元晶体管和连接到所述单元晶体管的电容器，所述第二存储器部包括多个第二存储单元，每个所述第二存储单元包括彼此串联连接的可变电阻元件和选择元件，其中，所述第二存储单元距离所述衬底比每个所述电容器高。

公开(公告)号：CN108010882B

公开(公告)日：2021-09-21

申请号：CN201711021196.2

申请日：2017-10-27

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金大益 ,  金根楠 ,  金奉秀 ,  朴济民 ,  尹灿植 ,  黄有商

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供了制造存储器件的方法。该方法可以包括形成掩模图案，该掩模图案包括彼此平行并在基板的第一区域上延伸的多个线形部分。掩模图案可以在基板的第二区域上延伸。该方法还可以包括利用掩模图案作为掩模在第一区域中形成多个字线区域、分别在该多个字线区域中形成多条字线、以及从第二区域去除掩模图案以暴露第二区域。在从第二区域去除掩模图案之后掩模图案可以保留在第一区域上。该方法还可以包括在第二区域上形成沟道外延层，同时利用掩模图案作为沟道外延层在第一区域上生长的阻挡物。

公开(公告)号：CN111199973A

公开(公告)日：2020-05-26

申请号：CN201910811306.8

申请日：2019-08-30

Applicant: 三星电子株式会社

Inventor： 李东镇 ,  金志永 ,  金奉秀 ,  卢弦均 ,  郑文泳

IPC: H01L27/108

Abstract: 提供了半导体器件。该半导体器件包括：第一衬底；有源区域，其由第一衬底中的隔离膜限定；氧化物半导体层，其在有源区域中的第一衬底上并且不包括硅；凹陷，其在氧化物半导体层内部；以及栅极结构，其填充凹陷，包括栅电极以及在栅电极上的封盖膜，并且具有与有源区域的上表面在同一平面上的上表面。

公开(公告)号：CN111092081A

公开(公告)日：2020-05-01

申请号：CN201911004947.9

申请日：2019-10-22

Applicant: 三星电子株式会社

Inventor： 金大元 ,  金奉秀 ,  崔荣振 ,  具炳周 ,  金万福

IPC: H01L27/108

Abstract: 公开了一种半导体器件，该半导体器件包括：半导体基板；第一杂质区和第二杂质区，在半导体基板中彼此间隔开；在半导体基板上的位线，该位线在第一方向上延伸；以及位线接触，将第一杂质区电连接到位线。位线接触包括：金属层，包括第一侧表面和第二侧表面；以及硅层，覆盖金属层的第一侧表面并且不覆盖金属层的第二侧表面。

公开(公告)号：CN106816430B

公开(公告)日：2020-04-21

申请号：CN201610915570.2

申请日：2016-10-20

Applicant: 三星电子株式会社

Inventor： 金璟恩 ,  金容宽 ,  张世明 ,  黄有商 ,  金奉秀

IPC: H01L23/528 ,  H01L21/768

Abstract: 本发明公开了一种半导体器件。该半导体器件包括包含多个有源区的基板。导电图案与有源区接触。第一和第二导线结构面对导电图案的第一和第二侧壁。空气间隔物设置在第一侧壁和第二侧壁与第一和第二导线结构之间。第一和第二导线结构包括导线和导线掩模层。导线掩模层包括具有第一宽度的下部分和具有比第一宽度窄的第二宽度的上部分。空气间隔物包括设置在导线掩模层的下部分的侧壁上的第一空气间隔物和设置在导线掩模层的上部分的侧壁上的第二空气间隔物。第二空气间隔物与所述第一空气间隔物连接。

公开(公告)号：CN110783181A

公开(公告)日：2020-02-11

申请号：CN201910210667.7

申请日：2019-03-19

Applicant: 三星电子株式会社

Inventor： 朴成珉 ,  张世明 ,  金奉秀 ,  朴济民

IPC: H01L21/033 ,  H01L21/308

Abstract: 本发明涉及制造半导体器件的方法。一种方法包括：通过在衬底上沉积支撑掩模层、多晶硅层和硬掩模层并蚀刻硬掩模层，来形成硬掩模图案；通过使用硬掩模作为蚀刻掩模蚀刻多晶硅层来形成预多晶硅图案；氧化预多晶硅图案的侧表面，以形成多晶硅图案和氧化硅层；形成覆盖氧化硅层的侧面的隔墙图案；在支撑掩模层的顶表面上形成牺牲层，以覆盖氧化硅层和隔墙图案；蚀刻牺牲层和氧化硅层；通过使用多晶硅图案和隔墙图案作为蚀刻掩模蚀刻支撑掩模层来形成支撑掩模图案；以及通过使用支撑掩模图案作为蚀刻掩模蚀刻衬底来形成触发引脚。