-
公开(公告)号：CN105210150B
公开(公告)日：2017-10-24
申请号：CN201480000526.8
申请日：2014-04-22
Applicant: 华为技术有限公司
IPC: G11C11/00
CPC classification number: H03K3/35625 , G11C13/0002 , H03K3/0372
Abstract: 本发明实施例提供一种锁存器和D触发器，所述锁存器包括：开关、阻变式存储器、分压电路和电压转换器，当所述开关处于导通状态时，所述电压转换器用于根据所述锁存器的输入信号输出所述锁存器的输出信号，其中，所述输出信号与所述输入信号保持一致；当所述开关由导通状态变为断开状态时，所述阻变式存储器用于与所述分压电路配合以使所述开关处于断开状态时所述锁存器的输出信号与所述开关处于导通状态时所述锁存器的输出信号保持一致，从而实现了非易失的锁存功能。由于本发明实施例中的锁存器采用了较少的元器件，电路结构简单，电路面积减小，能够提高现有逻辑电路的集成度。
-
公开(公告)号：CN103532540B
公开(公告)日：2017-04-12
申请号：CN201310273922.5
申请日：2013-07-02
Applicant: 英特尔德国有限责任公司
CPC classification number: H03K3/012 , H03K3/356156 , H03K3/35625 , H03K3/36
Abstract: 本发明的名称是电路装置、保持触发器及用于操作电路装置和保持触发器的方法。本公开内容的各个方面提供一种电路装置，其包括：输入端；耦合到所述输入端的第一锁存电路，所述第一锁存电路包括第一正向反相器和第一反馈反相器；开关，其中所述开关的第一端子被耦合到所述第一正向反相器的输出端；耦合到所述开关的第二端子的第二锁存电路；耦合到所述第二锁存电路的输出端；以及隔离电路，其被配置成使所述第一正向反相器与所述第一反馈反相器的输入端隔离。
-
公开(公告)号：CN105210150A
公开(公告)日：2015-12-30
申请号：CN201480000526.8
申请日：2014-04-22
Applicant: 华为技术有限公司
IPC: G11C11/00
CPC classification number: H03K3/35625 , G11C13/0002 , H03K3/0372
Abstract: 本发明实施例提供一种锁存器和D触发器，所述锁存器包括：开关、阻变式存储器、分压电路和电压转换器，当所述开关处于导通状态时，所述电压转换器用于根据所述锁存器的输入信号输出所述锁存器的输出信号，其中，所述输出信号与所述输入信号保持一致；当所述开关由导通状态变为断开状态时，所述阻变式存储器用于与所述分压电路配合以使所述开关处于断开状态时所述锁存器的输出信号与所述开关处于导通状态时所述锁存器的输出信号保持一致，从而实现了非易失的锁存功能。由于本发明实施例中的锁存器采用了较少的元器件，电路结构简单，电路面积减小，能够提高现有逻辑电路的集成度。
-
公开(公告)号：CN105141292A
公开(公告)日：2015-12-09
申请号：CN201510079545.0
申请日：2015-02-13
Applicant: 株式会社东芝
IPC: H03K3/356
CPC classification number: H03K3/356104 , H03K3/0372 , H03K3/35625 , H03K21/00 , H03K21/10
Abstract: 实施方式的D型触发器具备：传输元件，构成在副锁存器中，基于时钟信号而取得第1保持电路的输出，向第1节点输出；第1保持电路构成元件，构成在第1保持电路中，在第1模式时作为构成第1保持电路的元件发挥功能，并且在第2模式时输出被固定，经由传输元件对第1节点赋予一方逻辑值的输出；第2保持电路构成元件，构成在将在第1节点呈现的信号保持的第2保持电路中，在第1模式时作为构成第2保持电路的元件发挥功能，并且在第2模式时输出被固定，基于时钟信号将另一方逻辑值的输出向第1节点提供。
-
公开(公告)号：CN103997320A
公开(公告)日：2014-08-20
申请号：CN201410056689.X
申请日：2014-02-19
Applicant: 德州仪器公司
IPC: H03K3/3562
CPC classification number: H03K3/35625
Abstract: 本发明涉及具有双端口从锁存器的正边缘复位触发器。在本发明的实施例中，一种触发器电路含有2输入多路复用器、主锁存器、传送门及从锁存器。所述多路复用器的扫描启用控制信号SE及SEN确定将数据还是扫描数据输入到所述主锁存器。时钟信号CKT及CLKZ以及保持控制信号RET及RETN确定何时锁存所述主锁存器。所述从锁存器经配置以接收所述主锁存器的输出、第二数据位D2、所述时钟信号CKT及CLKZ、所述保持控制信号RET及RETN、从控制信号SS及SSN。所述信号CKT、CLKZ、RET、RETN、SS、SSN及PREN确定在所述从锁存器中锁存所述主锁存器的所述输出还是所述第二数据位D2。控制信号RET及RETN确定在保持模式期间何时将数据存储于所述从锁存器中。
-
Patent Agency Ranking
公开(公告)号：CN103532540A
公开(公告)日：2014-01-22
申请号：CN201310273922.5
申请日：2013-07-02
Applicant: 英特尔移动通信有限责任公司
CPC classification number: H03K3/012 , H03K3/356156 , H03K3/35625 , H03K3/36
Abstract: 本发明的名称是电路装置、保持触发器及用于操作电路装置和保持触发器的方法。本公开内容的各个方面提供一种电路装置，其包括：输入端；耦合到所述输入端的第一锁存电路，所述第一锁存电路包括第一正向反相器和第一反馈反相器；开关，其中所述开关的第一端子被耦合到所述第一正向反相器的输出端；耦合到所述开关的第二端子的第二锁存电路；耦合到所述第二锁存电路的输出端；以及隔离电路，其被配置成使所述第一正向反相器与所述第一反馈反相器的输入端隔离。
-
公开(公告)号：CN102624364A
公开(公告)日：2012-08-01
申请号：CN201110436561.2
申请日：2011-12-19
Applicant: 富士通半导体股份有限公司
Inventor： 上村大树
IPC: H03K3/3562
CPC classification number: H03K3/35625 , H03K3/0375
Abstract: 本发明涉及一种半导体装置，包括：第一主从触发器，该第一主从触发器具有第一主锁存器和第一从锁存器，第一主锁存器与第一时钟同步地接收并锁存第一数据信号，第一从锁存器与第二时钟同步地接收并锁存来自第一主锁存器的第一数据信号；以及第二主从触发器，该第二主从触发器与第一主从触发器并排地被布置，并且该第二主从触发器具有第二主锁存器和第二从锁存器，第二主锁存器与第三时钟同步地接收并锁存第二数据信号，第二从锁存器与第四时钟同步地接收并锁存来自第二主锁存器的第二数据信号，并且其中第二主从触发器的第二从锁存器被布置得邻近第一主从触发器的第一主锁存器，并且第二主从触发器的第二主锁存器被布置得邻近第一主从触发器的第一从锁存器。
-
公开(公告)号：CN102623054A
公开(公告)日：2012-08-01
申请号：CN201210017223.X
申请日：2012-01-19
Applicant: 索尼公司
Inventor： 平入孝二
CPC classification number: G11C19/00 , H03K3/037 , H03K3/0375 , H03K3/35625
Abstract: 在此公开了一种延迟锁存电路和延迟触发器电路，设置为阻止在低电压条件下发生故障的同时抑制功耗的增加。内部信号输出电路从内部透明性开始定时开始直到内部透明性结束定时为止将数据信号的反相信号作为内部信号输出。从内部透明性结束定时直到内部透明性开始定时为止，内部信号输出电路将固定值信号作为内部信号输出。晶体管延迟输出内部信号一时间周期，该时间周期的范围从保持指令延迟定时到数据透明性指令的发布，并在其间包括内部透明性结束定时。
-
公开(公告)号：CN102215033A
公开(公告)日：2011-10-12
申请号：CN201010528756.5
申请日：2010-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/012 , H03K19/094
CPC classification number: H03K3/356156 , H03K3/356008 , H03K3/35625
Abstract: 主从保持触发器包括：主锁存器，用于锁存输入数据信号并基于输入时钟信号输出锁存的主锁存器数据信号；从锁存器，与主锁存器的输出端相连，并用于基于输入时钟信号输出锁存的从锁存器数据信号；以及保持锁存器，嵌入主锁存器和从锁存器之一中，用于基于断电控制信号在断电模式下保存数据。
-
公开(公告)号：CN1898865A
公开(公告)日：2007-01-17
申请号：CN200580001409.4
申请日：2005-08-09
Applicant: 日本电信电话株式会社
IPC: H03K3/3562
CPC classification number: H03K3/356156 , H03K3/35625
Abstract: 主锁存器(1)由静态电路形成，和从锁存器(2)由动态电路形成。与由静态电路形成的从锁存器相比，电路元件的数量可以比较少，从而可以减小主从触发器的尺寸和面积。由于主锁存器是由静态电路形成的，所以通过将主锁存器设定在数据保存状态，可以在待机时间期间稳定地保存数据。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.019 seconds)
