公开(公告)号：CN106205683A

公开(公告)日：2016-12-07

申请号：CN201610294745.2

申请日：2016-05-06

申请人： 华邦电子股份有限公司

发明人： 连存德 ,  谢明辉 ,  林纪舜

IPC分类号： G11C13/00

CPC分类号： G06F11/1068 ,  G06F11/1048 ,  G11C7/04 ,  G11C11/005 ,  G11C13/0004 ,  G11C13/0033 ,  G11C29/24 ,  G11C29/42 ,  G11C29/44 ,  G11C29/50004 ,  G11C29/52 ,  G11C2029/0407 ,  G11C2029/0411

摘要： 本发明提供一种存储器系统及其错误校正方法，存储器系统包括电阻式非易失性存储器阵列及存储器控制器。电阻式非易失性存储器阵列储存数据及多个预测位。存储器控制器配置为：检测预测位错误的数量；当预测位错误的数量等于或大于预测位错误临界数量时，对储存在电阻式非易失性存储器阵列中的数据以及预测位执行强刷新；以及当预测位错误的数量小于预测位错误的临界数量时，通过只刷新具有数据位错误的数据的存储单元以及具有预测位错误的预测位，来执行数据与该些预测位的弱刷新。本发明的存储器系统能在高温存储器操作下以及对于电阻式非易失性存储器的数据保存上提供改善方式，藉此在包括上述存储器的系统以及/或集成电路中实现效能改善。

公开(公告)号：CN106024050A

公开(公告)日：2016-10-12

申请号：CN201510627038.6

申请日：2015-09-28

申请人： 爱思开海力士有限公司

发明人： 梁赞祐

IPC分类号： G11C7/22

CPC分类号： G11C29/50004 ,  G11C16/3454 ,  G11C29/42 ,  G11C29/44 ,  G11C29/56008 ,  G11C2029/5004

摘要： 在操作半导体存储器件的方法中，接收编程命令，并通过施加编程脉冲到字线来执行编程操作以增大要被编程的存储单元的阈值电压。通过施加验证电压到字线来从选中存储单元读取页数据，并基于页数据来判定与编程通过相对应的存储单元的数目是否大于确定数目。基于判定结果来输出状态失败信号。

公开(公告)号：CN103021467B

公开(公告)日：2016-09-07

申请号：CN201110304946.3

申请日：2011-09-27

申请人： 意法半导体研发(深圳)有限公司 ,  意法半导体股份有限公司

发明人： 王宏伟 ,  L·莫利纳里

IPC分类号： G11C29/12

CPC分类号： G11C29/18 ,  G11C5/04 ,  G11C7/00 ,  G11C8/00 ,  G11C29/26 ,  G11C29/44

摘要： 本发明公开了一种故障诊断电路以及集成电路。该电路包括多路选择器与控制器。多路选择器用于接收多个地址信号，并响应于选择信号而将所述多个地址信号中的一个地址信号选择地输出至可寻址模块，所述可寻址模块具有一组可寻址单元。控制器用于生成所述多个地址信号中的第一地址信号以及所述选择信号，并响应于所述第一地址信号读出所述可寻址模块的输出。

公开(公告)号：CN102479555B

公开(公告)日：2016-07-06

申请号：CN201110058689.X

申请日：2011-03-11

申请人： 海力士半导体有限公司

发明人： 郑宇植 ,  李康七 ,  赵贞镐 ,  李庆燮 ,  姜日权 ,  姜成昊 ,  李周桓

IPC分类号： G11C29/44

CPC分类号： G11C29/44 ,  G11C29/808 ,  G11C2029/4402

摘要： 本发明公开了一种用于储存存储器件的错误信息的装置，包括多个父存储器和多个子存储器。父存储器的每个储存一个缺陷单元的行地址和列地址。子存储器每个储存行地址与储存在相应的父存储器中的行地址相同的缺陷单元的列地址、或者储存列地址与储存在相应的父存储器中的列地址相同的缺陷单元的行地址。其中，父存储器每个储存与是否必须执行行修复来修复储存在该父存储器中的缺陷单元有关的信息、以及与是否必须执行列修复来修复储存在该父存储器中的缺陷单元有关的信息。

公开(公告)号：CN103543351B

公开(公告)日：2016-04-27

申请号：CN201210398031.8

申请日：2012-10-18

申请人： 台湾积体电路制造股份有限公司

发明人： 桑迪·库马·戈埃尔

IPC分类号： G01R31/00

CPC分类号： H03K5/04 ,  G06F12/00 ,  G06F13/4004 ,  G06F17/5054 ,  G06F17/5072 ,  G06F17/5077 ,  G06F17/5081 ,  G11B19/04 ,  G11C7/222 ,  G11C8/18 ,  G11C11/4063 ,  G11C11/419 ,  G11C16/32 ,  G11C29/26 ,  G11C29/44 ,  G11C29/50012

摘要： 本发明公开了用于测试管芯堆叠件中的管芯并且插入修复电路的系统和方法，当启用修复电路时，该修复电路补偿管芯堆叠件中的延迟缺陷。确定管芯内和管芯间时序裕量值以确立管芯堆叠件中哪个管芯或者哪些管芯受益于修复电路的插入。本发明还提供了用于测试堆叠管芯的系统和方法。

公开(公告)号：CN105493192A

公开(公告)日：2016-04-13

申请号：CN201380079300.7

申请日：2013-09-01

申请人： 英派尔科技开发有限公司

发明人： Y·索林因

IPC分类号： G11C11/406 ,  G11C29/24 ,  G11C29/54

CPC分类号： G06F11/004 ,  G11C7/1072 ,  G11C11/40 ,  G11C11/406 ,  G11C11/40618 ,  G11C11/4074 ,  G11C29/023 ,  G11C29/028 ,  G11C29/44 ,  G11C29/50016 ,  G11C29/783 ,  G11C2211/4061

摘要： 本文描述的技术一般地包括与具有显著降低的刷新能量使用的DRAM设备的设计和操作有关的方法和系统。用于设计DRAM的方法基于所述DRAM中的存储器单元的测定或预测的故障概率来针对能量效率优化或以其他方式改进DRAM。DRAM可被配置为以增加后刷新间隔工作，从而降低DRAM刷新能量，但是导致DRAM中的存储器单元的可预测部分过快泄漏电能而不能保持数据。DRAM被进一步配置由选定数量的备用存储器单元，用于替代“泄漏的”存储器单元，从而DRAM以增加后刷新间隔工作可以实现DRAM容量极小减少或者无减少。

公开(公告)号：CN105453053A

公开(公告)日：2016-03-30

申请号：CN201380078743.4

申请日：2013-08-13

申请人： 英派尔科技开发有限公司

发明人： 李炯坤

IPC分类号： G06F12/00

CPC分类号： G11C16/3431 ,  G06F3/0608 ,  G06F3/0652 ,  G06F3/0653 ,  G06F3/0679 ,  G11C16/14 ,  G11C16/349 ,  G11C29/021 ,  G11C29/028 ,  G11C29/42 ,  G11C29/44 ,  G11C29/50

摘要： 一般地描述了用于存储器系统的技术，该存储器系统可以是固态驱动器。该存储器系统可以包括存储器块，其中每个存储器块可以具有多个存储器页，并且每个存储器页可以具有多个存储器单元。存储器单元可以具有多个编程状态。在各个示例中，控制存储器系统的方法可以包括：确定待分析的一个或多个存储器页；识别与待分析的存储器页相关联的每个存储器单元的读阈值电压；对识别的读阈值电压执行统计分析；以及至少部分地基于统计分析来确定读阈值电压的分布。

公开(公告)号：CN105427887A

公开(公告)日：2016-03-23

申请号：CN201510587707.1

申请日：2015-09-15

申请人： HGST荷兰有限公司

发明人： 兹沃尼米尔·班迪奇 ,  金容俊 ,  罗伯特·马泰埃斯库 ,  宋承桓

IPC分类号： G11C16/08 ,  G11C16/10 ,  G11C16/34

CPC分类号： G06F11/1068 ,  G06F11/1072 ,  G11C11/5628 ,  G11C16/00 ,  G11C29/44 ,  G11C29/52 ,  G11C2029/0409

摘要： 本发明涉及用于三维垂直快闪存储器的编码方案。公开了用于为非易失存储器存储系统编码数据的技术。在一个特定的实施例中，该技术可以被实现为一种方法，包括将第一数据写入存储器，从存储器读取第一数据，分析第一读取数据，从而使该分析包括确定所读取的数据是否包括错误，基于该第一数据的分析编码第二数据，从而当确定所读取的数据包括错误时，该第二数据被编码，以被写入相邻于该错误的位置，并且在该位置处将被编码的第二数据写入该存储器。

公开(公告)号：CN104793123A

公开(公告)日：2015-07-22

申请号：CN201410129527.4

申请日：2014-04-01

申请人： 新唐科技股份有限公司

发明人： 曾经翔

IPC分类号： G01R31/28

CPC分类号： G11C29/44 ,  G11C29/38 ,  G11C2029/0403 ,  G11C2029/4002

摘要： 本发明实施例提供了一种芯片、测试方法以及电子装置的制造方法，该芯片包括处理单元、非易失性存储器、总线单元以及撷取单元。其中，处理单元用以执行执行程序。撷取单元耦接非易失性存储器、处理单元与总线单元，自总线单元中撷取执行程序的执行历程，并将执行历程存储至非易失性存储器。

公开(公告)号：CN104699577A

公开(公告)日：2015-06-10

申请号：CN201410810777.4

申请日：2014-11-05

申请人： 英特尔公司

发明人： R·H·莫特瓦尼

IPC分类号： G06F11/22 ,  G11C29/42

CPC分类号： G11C29/44 ,  G11C29/42 ,  G11C29/82 ,  G11C2029/0409 ,  G11C2029/0411

摘要： 描述了与使用于在分布式码字存储系统中定位故障管芯的计数器相关的方法和装置。在一实施例中，第一逻辑确定多个值。该多个值中的每个对应于比特中0的数量或1的数量，该比特是从多个存储器管芯中的每个的一部分中读取的。第二逻辑至少部分地基于该多个存储器管芯的多个值的比较，在该多个存储器管芯中确定一个或多个候选作为故障管芯。其他实施例也被公开且要求保护。