三态金属氧化物半导体薄膜晶体管及其制备方法

    公开(公告)号:CN105070762B

    公开(公告)日:2019-01-11

    申请号:CN201510430849.7

    申请日:2015-07-21

    Applicant: 北京大学

    Abstract: 本发明提供一种三态金属氧化物半导体薄膜晶体管及其制备方法,属于半导体行业、平板显示领域。该三态金属氧化物半导体薄膜晶体管从下到上依次为衬底、底层源漏电极、底层沟道层、底层栅介质层、栅电极、顶层栅介质层、顶层沟道层、顶层源漏电极,其中,顶层栅介质的厚度大于底层栅介质的厚度,或者顶层栅介质的介电常数小于底层栅介质的介电常数,同时,顶层沟道材料的电导率优于底层沟道材料的电导率。由于该结构是一个顶栅结构和一个底栅结构的叠加,则在转移特性上是上下两个器件转移特性的叠加,突破了传统的金属氧化物半导体薄膜晶体管的性能。

    一种适应亚微米像素的UTBB光电探测元件及装置

    公开(公告)号:CN108493202A

    公开(公告)日:2018-09-04

    申请号:CN201810102547.0

    申请日:2018-02-01

    Applicant: 北京大学

    Inventor: 刘晓彦 沈磊 杜刚

    Abstract: 一种适应亚微米像素的UTBB光电探测元件及装置,其中,所述UTBB光电探测元件包括:UTBB结构与设置在所述UTBB结构上表面的场效应晶体管,其特点是具有不对称的源端、漏端区域,通过光生载流子对所述场效应晶体管的阈值电压产生的影响,从而根据漏端电流间接评估光照强度。本发明的优点为,在微观结构上,单个像素单元内仅包括一个晶体管,减小了单个像素单元的体积,像素单元采用“槽”隔离方式,降低了串扰,衬底结构可采用均匀掺杂,简化了工艺和注入工艺所引起的元件损伤。在宏观结构上,探测元件阵列的组成方式与现有SOI MOSFET工艺相兼容,便于阵列化时序设计,使其更适合于亚微米像素。

    基于忆阻器的运算存储阵列设备及其操作方法

    公开(公告)号:CN106128503A

    公开(公告)日:2016-11-16

    申请号:CN201610443883.2

    申请日:2016-06-20

    Applicant: 北京大学

    CPC classification number: G11C13/004 G11C13/0069

    Abstract: 提供了一种运算存储阵列结构及新型操作方法。所述运算存储阵列设备包括:沿第一方向延伸的多条字线;沿与第一方向交叉的第二方向延伸的多条位线;分别设置于各位线和各字线的交叉点处且与相应位线和相应字线连接的多个阻变单元,每一阻变单元在高阻态和低阻态之间可切换并因此存储相应的数据;连接到每一条字线的基准单元,其中基准单元的阻值在阻变单元的高阻态阻值和低阻态阻值之间;以及控制器。所述方法包括通过控制器向位线及相应字线的基准单元施加电压脉冲序列,将“实质蕴含”IMP逻辑运算、“非”FALSE逻辑运算、“或”OR逻辑运算和多输入逻辑运算相结合,对连接到同一条字线的阻变单元中存储的数据进行多种复杂逻辑运算。

    阻变存储器交叉阵列结构及其制备方法

    公开(公告)号:CN102969328B

    公开(公告)日:2015-09-16

    申请号:CN201210521448.9

    申请日:2012-12-06

    Applicant: 北京大学

    Abstract: 本发明公开了一种阻变存储器交叉阵列结构及其制备方法。该结构包括:衬底,衬底上的衬底隔离层,衬底隔离层上方间隔排列的由金属层和隔离层重复叠加组成的条形结构,垂直于衬底隔离层和条形结构的间隔排列的金属柱,所述金属柱与衬底隔离层和条形结构之间存在阻变层。采用本发明的方法及其结构显著提高了集成密度;避免二极管在尺寸缩小后出现的提供电路能力不足的问题;实现多层的交叉阵列结构,显著降低了制造成本,非常适合大规模生产。

    运算存储阵列及其操作方法

    公开(公告)号:CN104898990A

    公开(公告)日:2015-09-09

    申请号:CN201510305628.7

    申请日:2015-06-05

    Applicant: 北京大学

    Abstract: 提供了一种运算存储阵列及其操作方法。运算存储阵列可以包括:沿第一方向延伸的多条字线;沿与第一方向交叉的第二方向延伸的多条位线;分别设置于各位线和各字线的交叉点处且与相应位线和相应字线连接的多个阻变单元,每一阻变单元在高阻态和低阻态之间可切换并因此存储相应的数据;连接到每一条字线的基准单元,基准单元的一端连接到字线,而另一端连接到基准电压,其中基准单元的阻值在阻变单元的高阻态阻值和低阻态阻值之间;以及控制器,用于通过向位线施加电压脉冲序列,对连接到同一条字线的阻变单元中存储的数据进行逻辑运算。

    具有石墨烯纳米带异质结构的隧穿场效应晶体管

    公开(公告)号:CN102694030B

    公开(公告)日:2015-02-25

    申请号:CN201210180199.1

    申请日:2012-06-01

    Applicant: 北京大学

    Abstract: 本发明涉及隧穿场效应晶体管技术领域,公开了一种具有石墨烯纳米带异质结构的隧穿场效应晶体管,包括源区、沟道区和漏区,所述源区和漏区分别形成于所述沟道区的两侧,所述沟道区的材料为石墨烯纳米带,所述源区的材料为p型掺杂的石墨烯纳米带,所述漏区的材料为n型掺杂的石墨烯纳米带,且所述源区的石墨烯纳米带的宽度大于所述沟道区、漏区的石墨烯纳米带的宽度。本发明利用石墨烯纳米带形成的异质结构在保持隧穿场效应晶体管较小漏电流的同时增大开态电流,并进一步减小亚阈值斜率。

    存储阵列及其操作方法和制造方法

    公开(公告)号:CN104241521A

    公开(公告)日:2014-12-24

    申请号:CN201310241828.1

    申请日:2013-06-18

    Applicant: 北京大学

    Abstract: 公开了存储阵列及其操作方法和制造方法。一示例存储阵列可以包括:成行列设置以形成阵列的多个基于第一纳米线的选择晶体管;以及在选择晶体管阵列上堆叠的多个存储单元层,每一存储单元层包括与选择晶体管阵列相对应的阻变器件的阵列。阻变器件可以包括由第二纳米线、绕第二纳米线形成的阻变材料层以及绕阻变材料层形成的电极层构成MIM配置。该存储阵列还可以包括:多条选择线,每一条选择线电连接至相应的一行选择晶体管;多条位线,每一条位线电连接至相应的一列选择晶体管的一端,各选择晶体管的另一端分别电连接至相邻的存储单元层中相应的阻变器件的第二纳米线;多条字线,每一条字线电连接至相应的存储单元层的电极层。

Patent Agency Ranking