-
公开(公告)号：CN105762187B
公开(公告)日：2020-01-03
申请号：CN201410790105.1
申请日：2014-12-17
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L23/535 , H01L21/336 , H01L21/768
Abstract: 一种半导体器件，包括：多个鳍片，在衬底上沿第一方向延伸；多个栅极堆叠和多个接触线条，在衬底上沿第二方向延伸并跨越多个鳍片；绝缘层，填充在多个栅极堆叠和多个接触线条之间；源漏区，在多个鳍片中、分布在多个栅极堆叠两侧；其中，相邻两个栅极堆叠之间有一个或多个接触线条，接触线条在源漏区上构成源漏接触。依照本发明的半导体器件及其制造方法，采用双重图形化工艺横跨鳍片结构形成间隔排列的牺牲栅极线条和牺牲源漏接触线条，通过选择性刻蚀分别依次去除两者而填充最终栅极和最终源漏接触，提高了源漏接触的可靠性。
-
-
公开(公告)号：CN109920759A
公开(公告)日：2019-06-21
申请号：CN201910108642.6
申请日：2019-02-03
Applicant: 中国科学院微电子研究所
IPC: H01L21/78 , H01L21/3065 , B23K10/00 , B23K26/38
Abstract: 本申请提供了一种芯片的切割方法，该切割方法包括：采用激光在芯片背面的预定区域进行切割，得到切割凹槽；采用等离子体刻蚀法在芯片正面的预定区域进行刻蚀，得到多个芯片单元，其中，芯片正面的预定区域在芯片背面的投影与芯片背面的预定区域重合。该切割方法中，只从背面对芯片的部分厚度进行激光切割，激光切割产生的热量较少，对芯片的性能基本不会造成影响，对芯片的包括正面的部分厚度采用损伤更小的等离子体进行刻蚀，使得晶圆的有效利用面积增大，该方法避免只用激光切割法将芯片切割为多个单元切割芯片导致的芯片的性能发生改变甚至失效的问题，保证了切割形成的各个芯片单元的性能较好。
-
公开(公告)号：CN109904309A
公开(公告)日：2019-06-18
申请号：CN201910208579.3
申请日：2019-03-19
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供一种多态磁存储器及其制造方法，自旋轨道耦合层上设置有磁阻隧道结，沿磁阻隧道结一侧注入掺杂离子之后，进行热退火，从而，在自旋轨道耦合层所在平面内、垂直于电流方向上，在磁阻隧道结内的掺杂离子具有浓度的梯度变化，进而，在垂直于电流方向上形成对称性的破坏，当自旋轨道耦合层中通入电流时，无需外加磁场，磁阻随电流线性多态输出，实现多态存储，可以满足神经网络突触的硬件需求，应用至神经网络计算中。
-
公开(公告)号：CN109887884A
公开(公告)日：2019-06-14
申请号：CN201910189466.3
申请日：2019-03-13
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238
Abstract: 本发明提供一种半导体器件的制造方法，在进行金属硅化工艺之前，先对器件结构的源漏区进行掺杂，该次掺杂后使得源漏区的表层非晶化，这样，在源漏区的金属硅化工艺中，非晶化的表层更有助于硅化物反应，同时，非晶化的掺杂的杂质在金属硅化物层与源漏晶态结构的界面处分凝，可以降低源漏的接触势垒，而非晶化的表层在硅化过程中固相外延生长，能够提升源漏区中杂质浓度，有效降低源漏区的接触电阻率，从而，全面提高源漏区的接触性能，提高器件的整体性能。
-
Patent Agency Ranking
公开(公告)号：CN109671780A
公开(公告)日：2019-04-23
申请号：CN201811436193.X
申请日：2018-11-28
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/47 , H01L21/336
Abstract: 本发明提供了一种肖特基势垒晶体管及其制备方法。该肖特基势垒晶体管包括衬底以及位于衬底上的栅极结构，肖特基势垒晶体管还包括：沟道区，位于与栅极结构对应的衬底表面上，沟道区包括第一金属硅化物层；源漏区，包括位于沟道区两侧的第二金属硅化物层和第三金属硅化物层，第二金属硅化物层位于衬底中，第三金属硅化物层位于与第二金属硅化物层对应的衬底表面，且第二金属硅化物层的功函数小于第三金属硅化物层的功函数。该肖特基势垒晶体管具有高迁移率沟道，从而能够提升器件开态电流，且还能够减小晶体管的关态电流，从而提升了器件的电流开关比。
-
公开(公告)号：CN105336600B
公开(公告)日：2019-04-19
申请号：CN201410397826.6
申请日：2014-08-14
Applicant: 中国科学院微电子研究所
IPC: H01L21/285 , C23F1/02 , C23F1/28
Abstract: 一种形成金属硅化物的方法，包括：在含单晶、非晶、多晶硅的晶圆表面上沉积镍基金属，含有镍以及至少第二种金属；进行退火，使得镍基金属与暴露区域的硅反应形成镍基金属硅化物，比如位于源漏、栅极区域；采用湿法腐蚀混合液，在不损失刚形成的金属硅化物的同时选择性的湿法腐蚀去除未跟硅反应的镍基金属，其中混合液配方包含碘盐、单质碘、有机或无机酸和溶剂。依照本发明的金属硅化物工艺以及所使用的选择性湿法腐蚀混合液，通过合理调整湿法腐蚀液的各组分配比，在较低温度下获得了寿命较长的化学活性组分，从而降低了湿法腐蚀机台的配置要求，且降低了工艺成本、提高了工艺稳定性。
-
公开(公告)号：CN109545748A
公开(公告)日：2019-03-29
申请号：CN201811291654.9
申请日：2018-10-31
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本申请提供了一种半导体器件与其制作方法。该方法包括：提供具有源区和漏区的半导体预备体；在源区和/或漏区的裸露表面上依次叠置设置至少两个金半单元，各金半单元沿远离半导体预备体的方向上依次包括半导体层和金属层，其中，各半导体层的材料独立地选自GeSi、Si或Ge，多个金半单元中，与半导体预备体距离最小的金半单元为第一金半单元，第一金半单元包括第一半导体层和第一金属层，第一金属层的金属的功函数小于其他的金属层的功函数；对设置有多个金半单元的半导体预备体进行热处理，使得半导体层的至少部分材料和相邻的金属层的部分材料之间发生反应，形成至少三个金属半导体化合物层。该制作方法制作得到的半导体器件的电阻较小。
-
公开(公告)号：CN105789301B
公开(公告)日：2018-09-11
申请号：CN201410827222.0
申请日：2014-12-25
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L29/34 , H01L21/336
Abstract: 本发明提出了一种鳍结构的制造方法，包括步骤：提供半导体衬底，所述半导体衬底上形成有硅鳍；在硅鳍表面上形成孔；在硅鳍上形成外延层，该外延层为III族或V族的半导体材料。本发明中孔使得鳍的部分晶格发生变形，在其上形成不同族的外延层后，可以吸收部分由于晶格不匹配造成的应力，释放鳍与外延层间的应力。
-
公开(公告)号：CN104795330B
公开(公告)日：2018-09-04
申请号：CN201410024925.X
申请日：2014-01-20
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/78 , H01L29/08 , H01L29/06
Abstract: 提供了一种半导体器件及其制造方法。一示例方法可以包括：在SOI衬底上形成沿第一方向延伸的多条鳍线，其中SOI衬底包括支撑衬底、埋入绝缘层和SOI层，且在形成鳍线之后留有一定厚度的SOI层在埋入绝缘层上各鳍线之间延伸；在衬底上形成沿与第一方向交叉的第二方向延伸的多个栅极线，每一栅极线经由栅介质层与相应的鳍线相交；在栅极线的侧壁上形成电介质侧墙；在SOI层以及鳍线未被栅极线和侧墙覆盖的表面上外延生长半导体层；以及在预定区域处，形成器件间绝缘隔离部，其中至少一条栅极线被相应的绝缘隔离部分为两个或更多部分，且至少一条鳍线被相应的绝缘隔离部分为两个或更多部分。
-
-
-
-
-
-
-
-
-
Search Results
524
records
(took 0.044 seconds)
