-
公开(公告)号：CN111435649B
公开(公告)日：2023-12-01
申请号：CN201910027054.X
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/3065 , H01L27/12 , B82Y40/00
Abstract: 本发明提供一种基于图形化SOI衬底的半导体纳米线结构及其制备方法，包括：在第二半导体衬底中进行离子注入形成剥离界面；于第一绝缘层中形成凹槽，所述凹槽未贯穿所述第一绝缘层；键合第二半导体衬底及第一绝缘层，以形成空腔；进行退火工艺加强键合强度，并使第二半导体衬底从剥离界面处剥离，形成顶半导体层；图形化刻蚀所述顶半导体层，以形成悬空并横跨于所述凹槽上的半导体纳米线结构。本发明先制作出图形化结构的SOI衬底，该SOI衬底可通过干法刻蚀直接制备镂空的半导体纳米线，在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
-
公开(公告)号：CN116435367A
公开(公告)日：2023-07-14
申请号：CN202310428551.7
申请日：2023-04-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 本发明提供一种包含背栅结构的SOI器件及其制备方法，制备方法包括以顶栅结构为掩模选择性刻蚀中间导电层，保留的中间导电层用作背栅电极，使得背栅电极与顶栅结构具有良好的对准精度，此种制备方法不仅可运用于先进工艺节点器件，也可用于对成熟工艺节点进行性能升级，具有良好的工艺适配性。本发明的SOI器件包括：沟道区，跨设于凹槽之上；背栅结构，介于沟道区与衬底层之间且嵌入于凹槽中；源区和漏区，设置介质埋层上且与背栅电极电隔离，通过背栅电极施加偏压，可灵活调整器件的工作状态，增强器件中顶栅的控制能力，降低背栅电极与源漏区域之间的寄生电容，提升器件的电性能。
-
公开(公告)号：CN116435313A
公开(公告)日：2023-07-14
申请号：CN202310428537.7
申请日：2023-04-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/12 , H01L21/762
Abstract: 本发明提供一种SOI衬底及其制备方法，衬底包括：衬底层、第一埋氧层、背栅调节层、第二埋氧层、顶半导体层，从下到上依次设置，背栅调节层内设置有绝缘隔离结构。本发明通过设置第一埋氧层为键合界面，使对第二埋氧层的厚度的调节自由度较大，以减低键合难度和制备成本；同时背栅调节层设置通孔及部分绝缘填充的绝缘隔离结构，避免背栅调节层内的不同掺杂区之间的离子扩散，并形成对通孔内的强度支撑；另外，第二埋氧层使用厚度精确的绝缘介质层，使背栅调节层具有稳定均一的静电控制能力，并阻止杂质在顶半导体层与背栅调节层之间互相扩散；最后，配合背栅调节层结构及材料选择，可扩大器件工艺选择范围，降低工艺要求及成本。
-
公开(公告)号：CN116344624A
公开(公告)日：2023-06-27
申请号：CN202310325989.2
申请日：2023-03-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/786 , H01L21/336
Abstract: 本发明提供一种SOI MOS器件及其制备方法，所述SOI MOS器件包括：基底、偏置电极结构、栅极结构、源区、漏区、栅极金属层、源极金属层及漏极金属层，其中基底包括衬底、埋氧层、有源层、空腔及设置于空腔顶部的空腔口；偏置电极结构包括覆盖空腔内壁的介电层、填充所述的导电层及与所述导电层电连接的偏置电极，介电层包裹导电层；栅极结构包括栅极及栅介质层；源区及漏区分别位于栅极结构的两侧的有源层中；栅极金属层、源极金属层及漏极金属层分别与栅极、源区、漏区电连接。本发明的SOI MOS器件及其制备方法通过偏置电极结构的设置减小了SOI MOS器件的寄生电容，减少了漏电流，提高了器件的性能。
-
公开(公告)号：CN116207155A
公开(公告)日：2023-06-02
申请号：CN202310336228.7
申请日：2023-03-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423
Abstract: 本发明提供一种环栅晶体管器件及其制备方法，器件包括：衬底层、绝缘层、顶半导体层、第一栅极、第二栅极、源极、漏极，绝缘层与顶半导体层之间设置有凹槽，凹槽内设置有第一栅极，绝缘层的第一表面未设置第一栅极的位置设置预置电荷层，和/或半导体凸台与绝缘层接触的表面设置预置电荷层。本发明通过设置预置电荷层在顶半导体层与绝缘层之间的第一栅极周围，使环栅晶体管的沟道开关主要由全环绕栅控制，从而充分发挥环栅晶体管的性能优势；同时利用先后注入离子形成纳米晶，以进一步降低π型沟道对器件的控制；另外，配合对凹槽上方的顶半导体层的清洗，降低全环绕栅的沟道阈值电压受预置电荷层的影响。
-
Patent Agency Ranking
公开(公告)号：CN116137293A
公开(公告)日：2023-05-19
申请号：CN202310336232.3
申请日：2023-03-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423
Abstract: 本发明提供一种环栅晶体管结构及其制备方法，结构包括：衬底层、绝缘层、顶半导体层、栅极、源极和漏极；绝缘层与顶半导体层之间设置有凹槽，凹槽两侧的半导体凸台的底面部分设置预掺杂层；悬空沟道表面包裹栅介质层，栅介质层表面包裹栅电极层，栅介质层和栅电极层构成栅极，悬空沟道上方及侧壁的栅极长度大于悬空沟道下方的栅极长度。本发明通过在悬空沟道两端的半导体凸台底部设置预掺杂层，使器件的沟道区域中的π沟道结构对器件开关的控制能力弱于全环绕沟道结构的控制能力，从而在减小源漏极与栅极之间的寄生电容和偏置电场的同时，充分发挥全环绕栅极晶体管的优异电学性能。
-
公开(公告)号：CN111435641B
公开(公告)日：2022-06-24
申请号：CN201910027040.8
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/775 , H01L29/423 , B82Y10/00 , B82Y40/00
Abstract: 本发明提供一种三维堆叠的环栅晶体管及其制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上且向上堆叠的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于半导体纳米线表面形成全包围式的栅介质层及栅电极层；5)以栅电极层为掩膜，离子注入以形成源区及漏区；6)去除栅电极层包围以外的栅介质层；7)于源区及漏区形成源电极及漏电极。本发明采用栅电极层作为掩膜进行源区及漏区的自对准注入，可有效提高工艺稳定性以及注入精度。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。本发明可有效提高器件的集成度。
-
公开(公告)号：CN111986996B
公开(公告)日：2021-11-09
申请号：CN202010849581.1
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/06 , H01L29/786
Abstract: 本发明提供一种改善自热效应的SOI器件及其制备方法，制备包括：提供具有空腔结构的半导体衬底，空腔结构位于顶半导体层中并显露绝缘层，制备包覆空腔结构的有源区，制备栅极结构，源漏区及源漏电极。本发明采用含有纳米级空腔的SOI衬底，空腔结构位于顶半导体层中，有效减少空腔体积，空腔在沟道长度方向为纳米级尺寸，不会明显阻挡器件的散热路径，与含有大尺寸空腔的器件相比，减缓了自热效应。空腔上方顶半导体层理论上可以达到2nm厚度同时保证顶层硅不发生破损，沟道可以被栅电极全耗尽，有效抑制浮体效应。空腔位于顶半导体层中且与绝缘层接触，绝缘层中的寄生电荷不能在顶半导体层底部引入寄生沟道，有效抑制总剂量辐射效应。
-
公开(公告)号：CN111435678B
公开(公告)日：2021-08-20
申请号：CN201910027051.6
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L21/336
Abstract: 本发明提供一种环栅晶体管的制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于沟道区表面形成注入阻挡层，所述注入阻挡层显露源区及漏区的制备区域；5)进行离子注入工艺以形成源区及漏区；6)于半导体纳米线表面形成全包围式的栅介质层及栅电极层，并图形化以形成栅极结构；7)形成源电极及漏电极。本发明的环栅晶体管采用后栅工艺制备，可有效提高栅极材料的选择范围，从而实现不同的器件性能要求。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
-
公开(公告)号：CN112305667A
公开(公告)日：2021-02-02
申请号：CN201910689392.X
申请日：2019-07-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G02B6/12
Abstract: 本发明提供一种光波导器件及其制备方法。制备方法包括：形成图形化的复合衬底，其自下而上依次包括底部半导体层、绝缘层及顶部半导体层；复合衬底内形成有凹槽，凹槽贯穿绝缘层且被顶部半导体层所覆盖；对凹槽上方的顶部半导体层进行光刻刻蚀以形成光波导；对光波导进行第一浓度的离子注入以于光波导中形成第一P型注入区和与第一P型注入区相邻的第一N型注入区；对光波导外围的顶部半导体层进行第二浓度的离子注入以分别形成第二P型注入区和第二N型注入区；于第二P型注入区及所述第二N型注入区表面形成金属电极。本发明有利于简化光波导器件的制备工艺和降低生产成本，有助于提高器件性能。
-
-
-
-
-
-
-
-
-
Search Results
106
records
(took 0.069 seconds)
