公开(公告)号：CN100568389C

公开(公告)日：2009-12-09

申请号：CN200510059255.6

申请日：2005-03-25

Applicant: 三星电子株式会社

Inventor： 边大锡

IPC: G11C16/02 ,  G11C16/06 ,  G11C7/00 ,  H01L27/115

CPC classification number: G11C16/28 ,  G11C16/24 ,  G11C16/26

Abstract: 半导体器件、半导体存储器件或闪速存储器包括含有高压元件的高压区、含有低压元件的低压区和诸如低压开关晶体管之类连接高压区和低压区的开关晶体管。开关晶体管降低或消除读出节点之间的耦合噪声，而不会使芯片面积增加。

公开(公告)号：CN101154464A

公开(公告)日：2008-04-02

申请号：CN200710004441.9

申请日：2007-01-22

Applicant: 三星电子株式会社

Inventor： 边大锡 ,  蔡东赫

IPC: G11C16/30 ,  G11C16/32

CPC classification number: G11C5/145 ,  G11C16/30

Abstract: 公开了一种半导体存储器件，所述器件包括第一泵时钟产生器，配置用于基于电源电压产生第一泵时钟信号。所述器件还包括第一电荷泵，配置用于响应于第一泵时钟信号产生第一泵输出电压。所述器件还包括第二泵时钟产生器，配置用于基于第一泵输出电压产生第二泵时钟信号。所述器件还包括第二电荷泵，配置用于响应于第二泵时钟信号产生第二泵输出电压。所述器件还包括开关单元，配置用于将第一电荷泵与第二电荷泵选择性地相连。

公开(公告)号：CN112530859B

公开(公告)日：2025-02-21

申请号：CN202010629212.1

申请日：2020-07-02

Applicant: 三星电子株式会社

Inventor： 朴珠用 ,  金灿镐 ,  边大锡

IPC: H01L21/768 ,  H10B69/00

Abstract: 一种存储器件包括：第一半导体芯片，包括设置在第一基板上的存储单元阵列以及在第一半导体芯片的第一最上金属层上的第一接合金属；以及第二半导体芯片，包括设置在第二基板上的电路器件以及在第二半导体芯片的第二最上金属层上的第二接合金属，电路器件提供对存储单元阵列进行操作的外围电路。第一半导体芯片和第二半导体芯片在接合区域中通过第一接合金属和第二接合金属彼此电连接。与外围电路电连接的布线被设置在第一最上金属层和第二最上金属层中的一个或二者中，并且被设置在第一半导体芯片和第二半导体芯片彼此不电连接的非接合区域中。

公开(公告)号：CN111292777B

公开(公告)日：2025-01-14

申请号：CN201911242838.0

申请日：2019-12-06

Applicant: 三星电子株式会社

Inventor： 白洗献 ,  张基昌 ,  边大锡

IPC: G11C5/14

Abstract: 提供了一种电压发生器及操作其的方法。该方法包括：提供参考电压，感测用于基于参考电压增加多个字线的电压的充电电流的大小，确定感测的充电电流的大小是否大于峰值电流值，当感测的充电电流的大小小于或等于峰值电流值时，根据第一斜率增加参考电压，以及当感测的充电电流的大小大于峰值电流值时，根据小于第一斜率的第二斜率增加参考电压。

公开(公告)号：CN110136764B

公开(公告)日：2024-12-03

申请号：CN201910057925.2

申请日：2019-01-22

Applicant: 三星电子株式会社

Inventor： 申东珍 ,  金志秀 ,  边大锡 ,  李知尚 ,  孔骏镇 ,  吴银珠

IPC: G06F12/00 ,  G11C16/26

Abstract: 提供一种非易失性存储器装置及其读取方法。所述非易失性存储器装置包括：页缓冲器，被配置为对构成多个位页中的一个位页的多个页数据进行锁存，控制逻辑，被配置为比较响应于高优先级读取信号集而执行的多个读取操作的结果，以选择包括在高优先级读取信号集中的多个读取信号中的一个作为高优先级读取信号，并确定与高优先级读取信号对应的低优先级读取信号，其中，高优先级读取信号集是用于读取高优先级页数据，低优先级读取信号是用于读取低优先级页数据。

公开(公告)号：CN118632536A

公开(公告)日：2024-09-10

申请号：CN202410041401.5

申请日：2024-01-10

Applicant: 三星电子株式会社

Inventor： 拓也二山 ,  边大锡

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/40

Abstract: 在一些实施例中，半导体存储器件包括外围电路结构、以及第一单元阵列结构和第二单元阵列结构。外围电路结构包括电路板、电路板上的外围电路、第一绝缘层、以及第一绝缘层上的多个第一接合焊盘。第一单元阵列结构包括第一存储单元阵列、第一导电板结构、第二绝缘层、以及第二绝缘层上的多个第二接合焊盘和多个第三接合焊盘。第二单元阵列结构包括第二存储单元阵列、第二导电板结构、第三绝缘层、以及第三绝缘层上的多个第四接合焊盘。第一单元阵列结构和第二单元阵列结构沿竖直方向顺序地堆叠在外围电路结构上。

公开(公告)号：CN117995247A

公开(公告)日：2024-05-07

申请号：CN202311326627.1

申请日：2023-10-13

Applicant: 三星电子株式会社

Inventor： 曹溶成 ,  金寅洙 ,  边大锡

IPC: G11C16/10 ,  G11C16/08 ,  G11C16/30 ,  G11C16/34

Abstract: 提供了页缓冲器电路和包括其的存储装置。所述存储装置包括存储单元阵列和页缓冲器电路，所述页缓冲器电路经由多条位线选择性地连接到存储单元的多个页缓冲器，所述多个页缓冲器中的每一者包括感测节点。在验证所述存储单元的编程状态期间，所述感测节点可以被预充电至不同的电平。例如，在验证第一编程状态期间，在第一预充电时段中，所述多个页缓冲器当中的与目标是编程为第一编程状态的第一存储单元连接的第一页缓冲器的第一感测节点被预充电至第一电平。在验证第二编程状态期间，与目标是编程为第二编程状态的第二存储单元连接的第二页缓冲器的第二感测节点被预充电至第二电平，其中，所述第二电平不同于所述第一电平。

公开(公告)号：CN107767911B

公开(公告)日：2023-05-23

申请号：CN201710722567.3

申请日：2017-08-22

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  边大锡 ,  尹治元

IPC: G11C16/08

Abstract: 非易失性存储器装置以及数据操作方法。一种非易失性存储器装置，包括：存储器单元阵列和行解码器电路。在将第一预脉冲施加到连接到第一虚拟存储器单元的第一虚拟字线之后，在将第二预脉冲施加到连接到第二虚拟存储器单元的第二虚拟字线之后，行解码器电路导通选择的存储器块的多个单元串的存储器单元。

公开(公告)号：CN115482865A

公开(公告)日：2022-12-16

申请号：CN202210176081.5

申请日：2022-02-25

Applicant: 三星电子株式会社

Inventor： 朴珠用 ,  郭判硕 ,  边大锡

IPC: G11C16/22 ,  G11C7/24 ,  G11C17/18

Abstract: 提供了具有物理不可克隆功能的存储器装置和存储器系统。所述存储器装置包括：存储器单元阵列，在第一半导体层中并且包括在第一方向上堆叠的字线和在第一方向上穿过字线的沟道结构；控制逻辑电路，在第二半导体层中，第二半导体层在第一方向上位于第一半导体层下方；以及物理不可克隆功能(PUF)电路，包括穿过第一半导体层和第二半导体层的多个贯穿电极，并且被配置为根据多个贯穿电极的电阻值来产生PUF数据，并且基于多个贯穿电极之中的串联连接的贯穿电极之间的节点电压来产生PUF数据。

公开(公告)号：CN114373487A

公开(公告)日：2022-04-19

申请号：CN202110724678.4

申请日：2021-06-29

Applicant: 三星电子株式会社

Inventor： 金胜洲 ,  边大锡 ,  郭判硕 ,  全哄秀

IPC: G11C5/06

Abstract: 提供了包括传输晶体管电路的存储器装置。所述存储器装置包括：存储器单元阵列，包括沿第一方向相邻地设置的第一存储器块和第二存储器块；多条驱动信号线，分别与竖直地堆叠的多条字线对应；以及传输晶体管电路，包括奇数个传输晶体管组，并且连接在所述多条驱动信号线与存储器单元阵列之间。所述奇数个传输晶体管组中的一个包括第一传输晶体管和第二传输晶体管，第一传输晶体管连接在第一存储器块的第一字线与所述多条驱动信号线之中的第一驱动信号线之间，第二传输晶体管连接在第二存储器块的第一字线与第一驱动信号线之间沿第二方向与第一传输晶体管相邻地设置。