-
公开(公告)号：CN117241586A
公开(公告)日：2023-12-15
申请号：CN202310599270.8
申请日：2023-05-25
Applicant: 三星电子株式会社
Abstract: 根据本公开的一些实现方式，一种半导体存储器装置包括：半导体层，所述半导体层包括第一面和第二面，所述第二面在从所述第一面到所述第二面的向上指向的第一方向上与所述第一面相反；源结构，所述源结构包括：板，所述板设置在所述半导体层的所述第二面上；以及插塞，所述插塞从所述板延伸穿过所述半导体层；多个栅电极，所述多个栅电极设置在所述半导体层的所述第一面上并且按顺序彼此堆叠；以及通道结构，所述通道结构延伸穿过所述多个栅电极并且设置在所述插塞上，其中所述通道结构电连接到所述源结构。
-
公开(公告)号：CN117082872A
公开(公告)日：2023-11-17
申请号：CN202310549503.3
申请日：2023-05-16
Applicant: 三星电子株式会社
Abstract: 半导体器件可以包括位于板层上的对准键。所述对准键可以包括连接到第二对准层的第一对准层。所述第一对准层可以具有在第一方向上的第一长度、在第二方向上的第二长度以及位于所述第一对准层中的气隙。所述第二对准层可以位于所述第一对准层上并且可以具有在所述第二方向上的第三长度。所述第一方向可以与所述板层的上表面垂直。所述第二长度可以小于所述第一长度。在所述第二方向上的所述第三长度可以小于在所述第二方向上的所述第二长度。
-
公开(公告)号：CN116190359A
公开(公告)日：2023-05-30
申请号：CN202211381679.4
申请日：2022-11-03
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L23/488
Abstract: 公开了半导体器件和包括所述半导体器件的电子系统。一种半导体器件，包括：衬底，包括单元阵列区和连接区；电极结构，包括以交替方式堆叠的电极和介电层，多个电极中的每一个电极包括在单元阵列区上的电极部和在连接区上的焊盘部；虚设竖直结构，在连接区上并贯穿每一个电极的焊盘部；以及单元接触插塞，在连接区上并耦接到每一个电极的焊盘部。焊盘部的厚度大于电极部的厚度。焊盘部具有与电极部连接的下部和在下部上的上部。在相邻的虚设竖直结构之间，上部的宽度不小于下部的宽度。
-
公开(公告)号：CN115968204A
公开(公告)日：2023-04-14
申请号：CN202211212279.0
申请日：2022-09-30
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器装置可包括：单元衬底，其包括单元阵列区和延伸区；单元衬底上的第一模制结构；第一模制结构上的第二模制结构；穿过单元阵列区上的第一模制结构和第二模制结构的沟道结构；以及穿过延伸区上的第一模制结构和第二模制结构的单元接触结构。第一模制结构和第二模制结构分别包括按次序堆叠在单元阵列区上并且在延伸区上按照台阶方式堆叠的第一栅电极和第二栅电极。单元接触结构包括连接至第一栅电极之一的下导电图案、连接至第二栅电极之一的上导电图案和将下导电图案与上导电图案分离的绝缘图案。
-
公开(公告)号：CN115472616A
公开(公告)日：2022-12-13
申请号：CN202210644756.4
申请日：2022-06-08
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L25/18
Abstract: 提供了一种半导体器件及包括该半导体器件的数据存储系统。该半导体器件包括：堆叠结构；第一分离图案，穿过堆叠结构；第二分离图案，在第一分离图案之间穿过堆叠结构的至少一部分；以及切割沟道结构，穿过堆叠结构并且具有被第二分离图案部分地切割的端部。切割沟道结构的沟道层具有被第二分离图案切割的环形，从而沟道层的端部彼此间隔开。
-
Patent Agency Ranking
公开(公告)号：CN115411049A
公开(公告)日：2022-11-29
申请号：CN202210544364.0
申请日：2022-05-18
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L27/11524 , H01L27/11548 , H01L27/11556
Abstract: 本公开提供了半导体器件以及包括该半导体器件的电子系统。一种半导体器件包括：具有单元区域和连接区域的基板；具有多个第一栅极层和多个第一层间绝缘层的第一堆叠结构；以及具有多个第二栅极层和多个第二层间绝缘层的第二堆叠结构。每个第一栅极层包括在基板的单元区域中的中心部分和在基板的连接区域中的端部分。每个第二栅极层包括在基板的单元区域中的中心部分和在基板的连接区域中的端部分。在每个第一栅极层的端部分和中心部分之间的厚度差不同于在每个第二栅极层的端部分和中心部分之间的厚度差。
-
公开(公告)号：CN114497070A
公开(公告)日：2022-05-13
申请号：CN202111337276.5
申请日：2021-11-12
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11573 , H01L21/768
Abstract: 一种半导体器件和包括该半导体器件的数据存储系统，所述半导体器件包括：第一结构，包括外围电路；以及第二结构，包括：图案结构；上绝缘层；堆叠结构，所述堆叠结构在第一结构与图案结构之间，并且包括彼此间隔开的第一堆叠部和第二堆叠部，第一堆叠部和第二堆叠部分别包括交替堆叠的水平导电层和层间绝缘层；分离结构，穿透堆叠结构；存储器竖直结构，穿透第一堆叠部；以及接触结构，穿透第二堆叠部、图案结构和上绝缘层，其中，接触结构包括：下接触插塞，至少穿透第二堆叠部；以及上接触插塞，接触下接触插塞并且向上延伸以穿透图案结构和上绝缘层。
-
公开(公告)号：CN114446985A
公开(公告)日：2022-05-06
申请号：CN202111210405.4
申请日：2021-10-18
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种半导体装置和电子系统，所述装置包括堆叠在外围电路结构上的单元结构，其中，单元结构包括第一层间电介质层以及在第一层间电介质层暴露并且连接至栅电极层和沟道区的第一金属焊盘，所述外围电路结构包括第二层间电介质层和在第二层间电介质层暴露并且连接至晶体管的第二金属焊盘，第一金属焊盘包括邻近的第一子焊盘和第二子焊盘，第二金属焊盘包括邻近的第三子焊盘和第四子焊盘，第一子焊盘和第三子焊盘耦接，并且第一子焊盘的宽度大于第三子焊盘的宽度，第二子焊盘和第四子焊盘耦接，并且第四子焊盘的宽度大于第二子焊盘的宽度。
-
公开(公告)号：CN114388031A
公开(公告)日：2022-04-22
申请号：CN202111082481.1
申请日：2021-09-15
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器件和一种非易失性存储系统。所述非易失性存储器件包括上绝缘层。第一基板位于所述上绝缘层上。上层间绝缘层位于所述第一基板上。多条字线在第一方向上堆叠在所述第一基板上，并延伸穿过所述上层间绝缘层的一部分。下层间绝缘层位于所述上层间绝缘层上。第二基板位于所述下层间绝缘层上。下绝缘层位于所述第二基板上。虚设图案由填充材料构成。所述虚设图案设置在形成于所述第一基板和所述第二基板中的至少一者中的沟槽中。所述沟槽形成在所述上绝缘层与所述第一基板相接的表面和所述下绝缘层与所述第二基板相接的表面中的至少一者上。
-
公开(公告)号：CN114300480A
公开(公告)日：2022-04-08
申请号：CN202111159083.5
申请日：2021-09-30
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157 , H01L27/11573
Abstract: 提供了非易失性存储装置和包括其的非易失性存储系统。所述非易失性存储装置包括：衬底，包括第一表面和在第一方向上与所述第一表面相对的第二表面；公共源极线，位于所述衬底的所述第一表面上；多条字线，堆叠在所述公共源极线上；第一绝缘图案，在与所述第一方向交叉的第二方向上与所述多条字线间隔开，并且位于所述衬底中；绝缘层，位于所述衬底的所述第二表面上；第一接触插塞，穿透所述第一绝缘图案并在所述第一方向上延伸；第二接触插塞，穿透所述绝缘层，在所述第一方向上延伸，并连接到所述第一接触插塞；上接合金属，连接到所述第一接触插塞并连接到电路元件；以及第一输入/输出焊盘，连接到所述第二接触插塞并电连接到所述电路元件。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.04 seconds)
