公开(公告)号：CN113625940A

公开(公告)日：2021-11-09

申请号：CN202110356638.9

申请日：2021-04-01

Applicant: 三星电子株式会社

Inventor： 金东成 ,  李将雨 ,  李善奎 ,  尹治元 ,  任政燉

IPC: G06F3/06 ,  G11C29/42

Abstract: 公开了存储装置和存储装置的重新训练方法。所述存储装置包括NVM封装件和控制器，控制器通过通道连接到NVM封装件，并且控制NVM封装件的操作。NVM封装件包括接口芯片、第一NVM装置和第二NVM装置，第一NVM装置通过第一内部通道连接到接口芯片，第二NVM装置通过第二内部通道连接到接口芯片。接口芯片响应于从控制器接收的操作请求来选择第一内部通道，并且将第一内部通道连接到所述通道。接口芯片还确定是否需要与第二内部通道有关的重新训练，并且在需要重新训练时将重新训练请求发送到控制器。

公开(公告)号：CN106328199B

公开(公告)日：2021-03-09

申请号：CN201610518434.X

申请日：2016-07-04

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  金斗铉 ,  边大锡 ,  尹治元

IPC: G11C16/02 ,  G11C16/10

Abstract: 存储设备提供如下。存储单元区包括多个块，每个块包括多个NAND串。控制逻辑基于相对于存储单元区的第一边缘的第一距离和相对于存储单元区的第二边缘的第二距离中较小的距离将所述多个块划分成多个块区，并且使用用于操作的操作参数的多个偏置集来控制对存储单元区执行的操作。每个偏置集与块区之一相关联。

公开(公告)号：CN105632558B

公开(公告)日：2021-01-12

申请号：CN201510822283.2

申请日：2015-11-24

Applicant: 三星电子株式会社

Inventor： 朴贤国 ,  尹治元 ,  边大锡

IPC: G11C16/26 ,  G11C16/34

Abstract: 本申请公开了包括多电平单元的存储器件及其操作方法。操作存储器件的方法包括：通过多个感测操作相对于多电平单元执行第一读操作以确定第一状态；和通过多个感测操作相对于多电平单元执行第二读操作以确定第二状态。在第一读操作中在第一感测操作中使用的第一电压的电平与在第二感测操作中使用的第二电压的电平不同于在第二读操作中在第一感测操作中使用的第三电压的电平与在第二感测操作中使用的第四电压的电平之间的差。

公开(公告)号：CN111179985A

公开(公告)日：2020-05-19

申请号：CN201911069538.7

申请日：2019-11-05

Applicant: 三星电子株式会社

Inventor： 赵斗晧 ,  姜奎满 ,  边大锡 ,  宋仲镐 ,  尹治元

IPC: G11C7/20 ,  G11C16/20

Abstract: 一种用于初始化包括存储器块的非易失性存储器设备中的通道的方法，该存储器块包括多条字线和多条串选择线，该方法包括向多条串选择线施加电压；将穿过块的位线转换成浮动状态；以及释放位线的浮动状态。

公开(公告)号：CN110265079A

公开(公告)日：2019-09-20

申请号：CN201910132706.6

申请日：2019-02-22

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  郭东勋 ,  尹治元

IPC: G11C16/08 ,  G11C16/24 ,  G11C16/14

Abstract: 提供了擦除非易失性存储器件中的数据的方法。操作非易失性存储器件的方法包括通过将非零擦除电压施加到NAND串的第一端处的源极/漏极端子来擦除存储器件内的存储单元的NAND串内的数据。与在NAND串内的一对选择晶体管中建立栅极感应漏极泄漏(GIDL)的同时施加该擦除电压。该GIDL可以通过向这对选择晶体管的相应的第一栅极端子和第二栅极端子施加不等的且非零的第一电压和第二电压而发生。该选择晶体管可以是串选择晶体管或接地选择晶体管。

公开(公告)号：CN110189784A

公开(公告)日：2019-08-30

申请号：CN201910067431.2

申请日：2019-01-24

Applicant: 三星电子株式会社

Inventor： 郭东勳 ,  南尚完 ,  尹治元

IPC: G11C16/24 ,  G11C16/34

Abstract: 公开一种存储器装置。所述存储器装置包括：第一存储区、第二存储区、第三存储区和控制器。第一存储区具有共享第一沟道区的多个第一存储单元。第二存储区具有共享第一沟道区的多个第二存储单元。第三存储区具有共享第二沟道区的多个第三存储单元，第二沟道区与第一沟道区不同，第一沟道区和第二沟道区连接到位线。控制器被配置为：当对第一存储单元的至少一个执行控制操作时，将第二存储单元的电压输入到第二存储单元，并且将第三存储单元的电压输入到第三存储单元，第二存储单元和第三存储单元的电压具有不同的大小。

公开(公告)号：CN110021331A

公开(公告)日：2019-07-16

申请号：CN201910011507.X

申请日：2019-01-07

Applicant: 三星电子株式会社

Inventor： 郭东勋 ,  南尚完 ,  尹治元

IPC: G11C16/30 ,  G11C16/14 ,  G11C16/08

Abstract: 提供了一种存储器件，所述存储器件包括存储单元阵列和控制器，所述存储单元阵列包括多条字线、设置在所述多条字线上方的至少一条选择线以及穿过所述多条字线和所述至少一条选择线的沟道区，所述多条字线和所述沟道区提供多个存储单元。所述控制器通过顺序地执行第一编程操作和第二编程操作，将数据存储在所述多个存储单元中的编程存储单元中，并且基于关于所述编程存储单元的信息，确定在所述第一编程操作中输入到连接到所述编程存储单元的编程字线的编程电压。

公开(公告)号：CN109273028A

公开(公告)日：2019-01-25

申请号：CN201810784989.8

申请日：2018-07-17

Applicant: 三星电子株式会社

Inventor： 秋教秀 ,  朴智贤 ,  尹治元 ,  金武星

IPC: G11C5/14 ,  G11C16/30

Abstract: 非易失性存储器设备的电压生成器包括充电电路、电流镜电路、放电电路和输出电路。充电电路放大参考电压与反馈电压之间的差以生成第一电流。电流镜电路连接到充电电路并且基于第一电流生成第二电流。放电电路连接到电流镜电路以汲取第二电流，并且通过基于反映反馈电压的变化的读出电压调节第二电流的放电量来将输出电压放电到目标电平。输出电路连接到电流镜电路，并且将基于第一电流和第二电流的输出电压提供给连接到输出节点的第一字线。

公开(公告)号：CN108305655A

公开(公告)日：2018-07-20

申请号：CN201711272709.7

申请日：2017-12-05

Applicant: 三星电子株式会社

Inventor： 朴贤国 ,  吴荣训 ,  尹治元 ,  李墉焌 ,  林菜昱

IPC: G11C13/00

CPC classification number: G11C13/0023 ,  G11C7/10 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/003 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2207/2245 ,  G11C13/0009 ,  G11C13/004

Abstract: 公开了一种电阻型存储设备及其操作方法。电阻型存储元件或设备包括：第一主存储单元区域，包括多个第一电阻型存储单元；以及第二缓冲存储单元区域，包括多个第二电阻型存储单元。主存储单元区域的第一电阻型存储单元被配置为在其中存储数据，并且缓冲存储单元区域的第二电阻型存储单元被配置为在主存储单元区域中的数据的部分趋于稳定时，将数据的所述部分暂时存储长达至少稳定时间段。

公开(公告)号：CN106297878A

公开(公告)日：2017-01-04

申请号：CN201610576999.3

申请日：2011-08-26

Applicant: 三星电子株式会社

Inventor： 尹治元 ,  蔡东赫 ,  朴宰佑 ,  南尚完

IPC: G11C16/04 ,  G11C16/06 ,  G11C16/16

Abstract: 提供一种擦除包括多个存储单元串的非易失性存储器件的方法，多个存储单元串包括第一存储单元串和第二存储单元串。该方法包括：对第一存储单元串中包括的第一存储单元和第二存储单元串中包括的第二存储单元执行第一擦除操作；在执行第一擦除操作之后对第一存储单元执行第一擦除验证操作；在执行第一擦除验证操作之后对第二存储单元执行第二擦除验证操作；在第二擦除验证操作之后对第一存储单元和第二存储单元执行第二擦除操作；以及选择性地再次执行第一擦除验证操作和第二擦除验证操作中的至少一个，其中，第一存储单元中的至少一个和第二存储单元中的至少一个连接到一字线，并且第一存储单元串之一和第二存储单元串之一连接到一位线。