-
公开(公告)号：CN116414351A
公开(公告)日：2023-07-11
申请号：CN202310266195.3
申请日：2023-03-17
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种环上多项式乘法在GPU上的实现方法，使用GPU优化KNTT算法，将GPU线程模型中的线程块与KNTT算法中拆分出的低次多项式一一对应，使得每个线程块负责一个低次多项式的NTT并行运算。同时调度GPU中的多个线程块完成低次多项式之间的并行处理，提高了KNTT算法在GPU上的实现效率。并且由于NTT算法的GPU版本在实现过程中使用到了共享内存进行读写的效率优化，当多项式次数较大时，硬件限制下的块内线程无法有效的分配数据进行处理，导致后续结果出错或效率降低，使用KNTT算法的GPU版本实现可以最大程度上解决这个问题。
-
公开(公告)号：CN116204490A
公开(公告)日：2023-06-02
申请号：CN202310216702.2
申请日：2023-03-03
Applicant: 安徽大学
IPC: G06F15/78 , G06F7/53 , G11C11/411 , G11C11/413
Abstract: 本发明属于集成电路技术领域，具体涉及一种基于低电压技术的7T存算电路、乘累加运算电路和CIM芯片。7T存算电路由3个PMOS管P1～P3，4个NMOS管N1～N4构成，其中，P1、P2的源极接电源VDD。P2、N2的栅极与N3的源极、P3的漏极、N1的漏极相连，并作为存储节点Q。P1、N1的栅极与P2、N2的漏极相连并作为反相存储节点QB。P1的漏极与与P3的源极相连；N1的源极与N4的漏极相连。N2的源极和N4的源极接VSS；N3的栅极接信号线WL；N3的漏极接信号线BL；P3的栅极接信号线WLA；N4的栅极接信号线WLB。乘累加运算电路和CIM芯片则包括由7T存算电路构建的核心阵列以及必要的外围功能。本发明解决了现有低电压的CIM设计难度高，电路的功耗、运算性能等指标难以满足预期的问题。
-
公开(公告)号：CN115756386A
公开(公告)日：2023-03-07
申请号：CN202211314958.9
申请日：2022-10-26
Applicant: 南京航空航天大学
IPC: G06F7/53
Abstract: 本发明公开了基于格密码的高效轻量级NTT乘法器电路，包括NTT控制单元、双端口RAM、两个并行的NTT蝶形计算单元；其中，NTT蝶形计算单元模式可切换，NTT控制单元与双端口RAM连接，双端口RAM分别与两个并行的NTT蝶形计算单元连接；数据通过双端口RAM输入到NTT蝶形计算单元中，通过NTT控制单元的模式控制信号来选择不同的NTT蝶形计算单元模式，NTT蝶形计算单元处理数据并通过巴雷特约减单元将计算得到的乘法结果约减后，按照NTT算法特有的顺序写回双端口RAM中。减少了计算复杂度和硬件资源消耗，并提高了模乘单元运算的速度。
-
公开(公告)号：CN115268836A
公开(公告)日：2022-11-01
申请号：CN202210966617.3
申请日：2022-08-12
Applicant: 无锡江南计算技术研究所
IPC: G06F7/53 , G06F7/509 , G06F3/06 , G06F9/445 , G06F12/0877
Abstract: 本发明涉及累加器缓冲技术领域，具体为一种累加器缓冲的数据累加卸载的控制结构及方法。一种累加器缓冲的数据累加卸载的控制结构，包括累加器缓冲控制逻辑，包括用于生成累加结果缓存信号的第一控制逻辑单元和用于生成累加结果卸载信号的第二控制逻辑单元；缓冲模块，包括控制寄存器，与所述累加器缓冲控制逻辑电性连接，用于接收并暂存所述累加结果缓存信号和累加结果卸载信号。本发明缓冲模块可以通过第一缓冲对累加结果进行缓存，同时可以对第二缓冲中已缓存的累加结果进行卸载，当一轮累加结果缓存结束后，缓冲模块可直接进入下一轮累加结果的缓存，省去了现有技术中等待累加结果卸载的时间，进而有效提高了累加器缓冲的工作效率。
-
公开(公告)号：CN112464433B
公开(公告)日：2022-10-11
申请号：CN202011167100.5
申请日：2020-10-27
Applicant: 桂林理工大学
Abstract: 本发明公开了一种面向FPGA硬件的RLS求解RFM模型参数优化算法，主要过程包括：步骤一、确定RFM模型的形式；步骤二、在影像空间中建立“虚拟控制点”格网；步骤三、在地面空间中建立“虚拟控制点”格网；步骤四、根据所建立的“虚拟控制点”，利用RLS解算RFM模型参数；步骤五、精度评定。本发明以FPGA作为硬件加速平台，以Verilog硬件语言作为设计语言，在有限的硬件资源条件下，实现利用RLS解算RFM模型参数优化算法，满足卫星遥感领域对卫星影像正射纠正的时效性、便携性和小型化的要求。
-
Patent Agency Ranking
公开(公告)号：CN114816329A
公开(公告)日：2022-07-29
申请号：CN202210402303.0
申请日：2022-04-18
Applicant: 北京源启先进微电子有限公司
Inventor： 不公告发明人
Abstract: 本申请实施例提供了一种用于实现基4Booth乘法器的32位加法器及其实现方法、运算电路和芯片，该加法器包括：用于确定8组带有基4Booth乘法进位权重的16比特的部分积在第0‑31个比特位上对应的比特位，并对第0‑31个比特位上的部分积分别进行压缩，输出32比特的2组数据；带进位链的进位加法器，包括：N个进位模块，每个进位模块对应32比特的2组数据的多个比特位，每个进位模块的预处理单元，用于对对应的32比特的2组数据中的多个比特位进行预处理；进位计算单元，用于生成第n个进位模块对应的每个比特位的进位输出和第n个进位模块的级间进位参数；求和模块与N个进位模块电连接，以用于将32比特的2组数据进行处理以及得到对应的求和结果。
-
公开(公告)号：CN114791796A
公开(公告)日：2022-07-26
申请号：CN202210526306.5
申请日：2022-05-16
Applicant: 北京大学
Abstract: 本发明公布了一种基于分离栅闪存晶体管的多输入计算单元及其计算方法，属于集成电路技术领域。本发明基于单个分离栅闪存晶体管实现存储变量与三个输入变量的多元素乘法，再基于互补器件阵列实现网络核心算法的映射。相比于利用神经元激活电路实现非线性变换的传统神经网络硬件，本发明利用器件的本征非线性实现非线性变换，有效降低了设计复杂性，优化了系统外围电路的面积和功耗。此外，本发明利用成熟存储器结构实现了复杂的矩阵‑向量运算，对高性能人工智能计算系统的设计具有重要意义。
-
公开(公告)号：CN112074806A
公开(公告)日：2020-12-11
申请号：CN201980030079.3
申请日：2019-04-25
Applicant: 微软技术许可有限责任公司
Abstract: 一种用于神经网络中的块浮点计算的系统，该系统接收包括尾数部分的块浮点数。块浮点数的位宽通过将块浮点数分解为多个数而被减小，多个数中的每个数具有其位宽小于块浮点数的尾数部分的位宽的尾数部分。一个或多个点积运算被分离地对多个数中的每个数执行，以获得单独的结果，单独的结果被求和以生成最终的点积值。最终的点积值被用于实现神经网络。减小的位宽计算允许高精度数学运算以提高的准确度在低精度处理器上被执行。
-
公开(公告)号：CN112068802A
公开(公告)日：2020-12-11
申请号：CN202010819965.9
申请日：2020-08-14
Applicant: 清华大学
Abstract: 本发明公开了一种计数器的设计方法、装置及计数器，其中，设计方法包括：设定多个输入信号，对多个输入信号进行分组；设定多个中间变量，根据每个变量的定义及分组后的多个输入信号的值建立多个中间变量的逻辑表达式；根据多个中间变量的逻辑表达式间的关系设定两个进位信号，并建立两个进位信号的逻辑表达式；根据预设权值及两个进位信号设定多个输出信号，并建立四个输出信号的逻辑表达式；根据输入信号、多个中间变量的逻辑表达式、两个进位信号的逻辑表达式和输出信号的逻辑表达式构建计数器电路。该设计方法设计的计数器可应用于大数乘法器设计的部分积阵列处理中，可应用于乘法器的快速实现，提高乘法器的性能。
-
公开(公告)号：CN111381807A
公开(公告)日：2020-07-07
申请号：CN201911329031.0
申请日：2019-12-20
Applicant: 美光科技公司
Inventor： F·因代利卡托
Abstract: 本发明描述一种算术逻辑单元ALU，其包含二进制、并联加法器和乘法器以进行算术运算。所述ALU包含加法器电路，其耦合到多路复用器以接收针对于加法运算或乘法运算的输入运算元。在所述乘法运算期间，所述ALU配置成基于第一运算元和第二运算元而确定部分乘积运算元且经由所述多路复用器将所述部分乘积运算元提供到所述加法器电路，且所述加法器电路配置成提供具有等于所述第一运算元和所述第二运算元的乘积的值的输出。在加法运算期间，所述ALU配置成经由所述多路复用器将所述第一运算元和所述第二运算元提供到所述加法器电路，且所述加法器电路配置成提供具有等于所述第一运算元和所述第二运算元的总和的值的所述输出。
-
-
-
-
-
-
-
-
-
Search Results
148
records
(took 0.024 seconds)
