-
公开(公告)号：CN119171907A
公开(公告)日：2024-12-20
申请号：CN202411317889.6
申请日：2024-09-20
Applicant: 北京大学
Abstract: 本发明公开了一种共用参考电压的多步模数转换器及其运算方法，属于半导体CMOS超大规模集成电路中的存内计算技术领域。本发明提出来的RS‑ADC单步输出N1比特，一共用N2步完成N比特的量化，采用的NREF产生单元可以在多个ADC之间进行共用，相较于N比特的Flash‑ADC来说，灵敏放大器的数量由2N‑1减少至#imgabs0#相较于N比特的SAR‑ADC来说，本发明仅需要一个Boost电容，且将比较周期缩短至N2步#imgabs1#因此，在高并行度的存内计算应用中，本发明相比现有Flash‑ADC与SAR‑ADC在功耗或面积上具有优势。
-
公开(公告)号：CN116386687A
公开(公告)日：2023-07-04
申请号：CN202310364014.0
申请日：2023-04-07
Applicant: 北京大学
Abstract: 本发明提供了一种平衡电压降影响的存储器阵列，包括一个m行的存储器阵列，分为a个“子块”，每个“子块”内有行的存储单元；编号为{1，3，5，…，a‑1}的子块定义为“奇数子块”，编号为{2，4，6，…，a}的子块定义为“偶数子块”；“奇数子块”中的存储单元从上到下编号为1、2、3、…、“偶数子块”中的存储单元从上到下编号为…、3、2、1；选取所有“奇数子块”和“偶数子块”中编号相同的存储单元组成存储器阵列的子阵列，依次开启子阵列进行计算，每个“子阵列”中所有行器件连到底部模数转换器的总电阻和相等；有效平衡存储器阵列每次计算中的电压降影响，降低存储器阵列向量矩阵乘法计算的偏差。
-
公开(公告)号：CN115617309A
公开(公告)日：2023-01-17
申请号：CN202211299813.6
申请日：2022-10-24
Applicant: 北京大学
IPC: G06F7/58
Abstract: 本发明公开了一种真随机数发生器电路，属于新型存储与计算技术领域。本发明利用易失性阻变器件开启的延迟时间作随机源，搭建了结构简单的TRNG电路，只用到一个反相器、T触发器、D触发器以及异或门XOR，无需比较器、放大器、电容、时钟Clock等，可以降低电路面积与功耗。与基于传统的CMOS电路以及目前报道的基于新型存储器件的TRNG相比，本发明利用易失性阻变器件构建TRNG，具有电路结构简单、无需后校准处理电路、随机数产生速率快的优势，实现了高速可靠的TRNG。
-
公开(公告)号：CN113964121A
公开(公告)日：2022-01-21
申请号：CN202111208889.9
申请日：2021-10-18
Applicant: 北京大学
IPC: H01L27/085 , G06N3/063
Abstract: 本发明公布了一种适用于树突网络硬件的跨导可变场效应晶体管阵列及应用，属于半导体集成电路技术领域。本发明基于单个跨导可变场效应晶体管实现存储变量与两个输入变量的三元素乘法，并基于互补器件阵列实现了树突网络核心算法的映射。相比于利用神经元激活电路实现非线性变换的传统神经网络硬件，本发明利用器件的本征非线性实现非线性变换，有效降低了设计复杂性，优化了系统外围电路的面积和功耗，对高性能人工智能计算系统的设计具有重要意义。
-
公开(公告)号：CN116451758B
公开(公告)日：2024-08-30
申请号：CN202310350594.8
申请日：2023-04-04
Applicant: 北京大学
Abstract: 本发明提供一种加权求和存内计算电路及存储器，其中的电路包括：呈对称分布的第一阵列(阵列A)和第二阵列(阵列B)，以及外围电路；其中，当使用第一阵列进行存内计算时，首先把第一阵列和第二阵列通过外围电路断开连接，向第一阵列输入预充电压及脉冲信号，并通过第一阵列执行按位矩阵向量乘法运算；随后第一阵列和第二阵列通过外围电路实现连接，第一阵列和第二阵列组成开关电容电路，以通过第二阵列获取与脉冲信号对应的模拟求和及模拟加权求和运算，并输出运算结果。当使用第二阵列进行存内计算时，过程与上述过程相似。利用上述发明能够保持位线上的电压稳定，减少ADC的开启次数，提高系统的能效与面积效率。
-
Patent Agency Ranking
公开(公告)号：CN115664422B
公开(公告)日：2024-02-27
申请号：CN202211361259.X
申请日：2022-11-02
Applicant: 北京大学
Abstract: 本发明提出了一种分布式逐次逼近型模数转换器及其运算方法，属于半导体CMOS超大规模集成电路中的存内计算技术领域。本发明把传统SAR‑ADC中用于产生参考电压的电容型DAC与SAR逻辑电路独立出来，让存内计算系统内的多个ADC单元共用。并且在每个DSADC单元中仅需一个SA与两个寄存器，一个存储比较器输出结果，一个存储比较器下一次开启的序号。本发明DSADC单元中的SA开启次数随读出位数线性增加，所需功耗与面积都远小于SAR‑ADC与Flash‑ADC。假如输出数据存在稀疏性时，本发明能利用输出数据的稀疏性特点进一步降低功耗与提高转换速度。本发明降低了当存内计算系统内需要使用多个模数转换器时，所使用的多个模数转换器消耗的总面积与功耗。
-
公开(公告)号：CN116705100A
公开(公告)日：2023-09-05
申请号：CN202310561698.3
申请日：2023-05-18
Applicant: 北京大学
IPC: G11C11/406 , G11C11/4074 , G11C11/4094 , G11C11/4097
Abstract: 本发明提供一种基于氧化物半导体存储器的存内计算电路及存储器，其中的电路包括半导体阵列、与半导体阵列连接的驱动电路、读写电路和输出电路；其中，驱动电路用于驱动半导体阵列的读字线和写字线；读写电路用于将外部输入数据转换为二值待存电压，并对读位线电压进行钳位或预充，以及输出读取结果；输出电路用于对读位线钳位，并将最终的求和电流转换为表示计算结果的数字值并输出。利用上述发明能够提高存内计算电路的计算能效与并行度。
-
公开(公告)号：CN115664422A
公开(公告)日：2023-01-31
申请号：CN202211361259.X
申请日：2022-11-02
Applicant: 北京大学
Abstract: 本发明提出了一种分布式逐次逼近型模数转换器及其运算方法，属于半导体CMOS超大规模集成电路中的存内计算技术领域。本发明把传统SAR‑ADC中用于产生参考电压的电容型DAC与SAR逻辑电路独立出来，让存内计算系统内的多个ADC单元共用。并且在每个DSADC单元中仅需一个SA与两个寄存器，一个存储比较器输出结果，一个存储比较器下一次开启的序号。本发明DSADC单元中的SA开启次数随读出位数线性增加，所需功耗与面积都远小于SAR‑ADC与Flash‑ADC。假如输出数据存在稀疏性时，本发明能利用输出数据的稀疏性特点进一步降低功耗与提高转换速度。本发明降低了当存内计算系统内需要使用多个模数转换器时，所使用的多个模数转换器消耗的总面积与功耗。
-
公开(公告)号：CN113155129A
公开(公告)日：2021-07-23
申请号：CN202110359500.4
申请日：2021-04-02
Applicant: 北京大学
Abstract: 本发明提供一种基于扩展卡尔曼滤波的云台姿态估计方法，该方法采用四元数来表示物体当前的姿态，系统状态量包含四元数与角度增量的偏移误差，使用加速度计和磁力计修正角度增量的偏移误差，使得姿态估计更加精确，且将加速计修正与磁力计修正分为两阶段实行，使得加速度计修正与磁力计修正互不干扰，提高姿态估计精确度；在加速度计修正中，把修正量中的四元数第三矢量置为零，在磁力计修正中，把修正量中的四元数第一矢量和第二矢量置为零。采用本发明能够获得更为精准的姿态估计信息。
-
公开(公告)号：CN119761439A
公开(公告)日：2025-04-04
申请号：CN202411772431.X
申请日：2024-12-04
Applicant: 北京大学
IPC: G06N3/065 , G11C7/10 , G11C7/16 , G11C11/16 , G11C11/22 , G11C13/00 , G06F7/544 , G06F15/78 , G06F17/16
Abstract: 本发明公开一种存内计算阵列及其操作方法，属于半导体和CMOS混合集成电路技术领域。本发明设计了一种基于亚阈值电流的2T1R存内计算阵列，该阵列中每个单元由一个忆阻器、一个选通管T1和一个读出管T2组成，写入和擦除操作与1T1R阵列架构类似，但通过工作在亚阈值区的晶体管T2读出，该读出管产生的读取电流较小，有利于存内计算并行度的增加，可实现100～1000量级的超高并行计算。同时读出管T2的读出电流与栅压呈指数相关，可以得到更大的开关电流比，放大了存内计算单元的读出窗口。相较于1T1R阵列架构，本发明能够实现更复杂的存内计算操作，能够灵活选择操作策略，从而实现更高效的乘累加运算。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.022 seconds)
