-
公开(公告)号：CN103400863B
公开(公告)日：2016-01-20
申请号：CN201310275984.X
申请日：2013-07-03
Applicant: 电子科技大学
IPC: H01L29/861 , H01L29/06
Abstract: 本发明涉及半导体技术，具体的说是涉及一种横向恒流二极管。本发明所述的横向恒流二极管，通过在N型阱区引入轻掺杂的P型区和重掺杂的P型区构成P型阱区，从而调制表面电场，提高击穿电压，同时轻掺杂的P型区可辅助耗尽N型阱区，使沟道更易夹断，快速进入恒流区，使得恒流二极管具有较低夹断电压，较深的重掺杂P型区缩短了沟道长度，提高了恒流二极管的恒定电流。本发明的有益效果为，有效提高横向恒流二极管的击穿电压，同时使沟道更易夹断，能快速进入恒流区，使得横向恒流二极管具有较低夹断电压，并有效提高了横向恒流二极管的恒定电流。本发明尤其适用于横向恒流二极管。
-
公开(公告)号：CN103545350A
公开(公告)日：2014-01-29
申请号：CN201310526919.X
申请日：2013-10-30
Applicant: 电子科技大学
IPC: H01L29/06
Abstract: 本发明涉及半导体技术，具体的说是涉及一种用于横向高压器件漂移区的耐压结构的工艺制造方法。本发明所述的制造方法主要步骤为：在横向高压器件漂移区上刻蚀出第一深槽，对第一深槽进行填充并形成第一导电类型杂质条；在横向高压器件漂移区上刻蚀出第二深槽，对第二深槽进行填充并形成第二导电类型杂质条；在横向高压器件漂移区上刻蚀出第三深槽，在第三深槽中填充介质形成介质槽，介质槽的两侧分别与第一导电类型杂质条和第二导电类型杂质条连接。本发明的有益效果为，缓解了器件比导通电阻与耐压的矛盾关系，并且介质槽形成折叠漂移区，可缩小有源区面积，能够显著降低比导通电阻。本发明尤其适用于横向高压器件漂移区的制造。
-
公开(公告)号：CN103426913A
公开(公告)日：2013-12-04
申请号：CN201310345306.6
申请日：2013-08-09
Applicant: 电子科技大学
Abstract: 本发明涉及半导体技术，具体的说是涉及一种部分SOI超结高压功率半导体器件。本发明所述的一种部分SOI超结高压功率半导体器件，其特征在于，还包括多个N+岛和P型电场屏蔽层，所述多个N+岛均匀嵌入设置在P型衬底中，所述P型电场屏蔽层设置在P型衬底中，并且上表面与P型体区和靠近源端的N型缓冲区的下表面连接、下表面与埋氧层的上表面连接。本发明的有益效果为，通过改变电场分布，提高漂移区掺杂浓度，进而提高器件耐压和降低比导通电阻，减小器件面积，降低成本。本发明尤其适用于部分SOI超结高压功率半导体器件。
-
公开(公告)号：CN103400863A
公开(公告)日：2013-11-20
申请号：CN201310275984.X
申请日：2013-07-03
Applicant: 电子科技大学
IPC: H01L29/861 , H01L29/06
Abstract: 本发明涉及半导体技术，具体的说是涉及一种横向恒流二极管。本发明所述的横向恒流二极管，通过在N型阱区引入轻掺杂的P型区和重掺杂的P型区构成P型阱区，从而调制表面电场，提高击穿电压，同时轻掺杂的P型区可辅助耗尽N型阱区，使沟道更易夹断，快速进入恒流区，使得恒流二极管具有较低夹断电压，较深的重掺杂P型区缩短了沟道长度，提高了恒流二极管的恒定电流。本发明的有益效果为，有效提高横向恒流二极管的击穿电压，同时使沟道更易夹断，能快速进入恒流区，使得横向恒流二极管具有较低夹断电压，并有效提高了横向恒流二极管的恒定电流。本发明尤其适用于横向恒流二极管。
-
公开(公告)号：CN103165678A
公开(公告)日：2013-06-19
申请号：CN201310077827.8
申请日：2013-03-12
Applicant: 电子科技大学
Abstract: 一种超结LDMOS器件，属于半导体功率器件领域。本发明在传统超结LDMOS器件的P型衬底中嵌入均匀分布的N+岛，并在有源区和衬底之间加入一层P型电场屏蔽埋层。其中N+岛（2）能通过增强体内电场来提高器件的纵向耐压，同时产生额外的电荷来消除衬底辅助耗尽效应，从而提高器件的击穿电压；P型电场屏蔽埋层（3）可屏蔽源端附近N+岛（2）产生的高电场，降低源区附近电场峰值，并且与N型缓冲层形成超结，加上本身的超结漂移区，使得器件具有多重超结结构，从而有效改善体内的电场分布，提高器件的击穿电压，并同时通过提高漂移区的掺杂浓度来降低器件的比导通电阻，最终达到有效减小器件面积、降低器件成本的目的。
-
Patent Agency Ranking
公开(公告)号：CN102969358A
公开(公告)日：2013-03-13
申请号：CN201210516539.3
申请日：2012-12-06
Applicant: 电子科技大学
Abstract: 一种横向高压功率半导体器件，属于功率半导体器件技术领域。包括纵向超结元胞结构和终端结构；终端结构位于整体元胞结构的外侧或外围。纵向超结元胞结构在提高击穿电压的同时降低导通电阻，相比传统横向超结器件，纵向超结元胞结构减小了版图面积，进一步降低了导通电阻；单个或多个元胞集成，多个并联元胞可共用同一个终端，并通过终端结构将漏电极横向引出，不仅易于和常规电路集成，而且大大减小版图面积，进一步降低工艺成本。本发明具有导通电阻低、耐压高、版图面积小等诸多优点，采用本发明可获得各种性能优良的横向半导体功率器件，具有高速、高集成度、低导通损耗的特点。
-
公开(公告)号：CN102201406A
公开(公告)日：2011-09-28
申请号：CN201110105986.5
申请日：2011-04-26
Applicant: 电子科技大学
IPC: H01L27/06 , H01L29/78 , H01L29/06 , H01L21/8249
Abstract: 一种基于N型外延层的BCD集成器件及其制造方法，属于半导体功率器件技术领域。本发明在同一衬底上集成了高压nLDMOS器件、高压nLIGBT器件、低压PMOS器件、低压NMOS器件、低压PNP器件和低压NPN器件，各器件制作于P型衬底表面的P型外延层表面的N型外延层中，并通过P+对通隔离区实现结隔离；在高压器件下方的P型衬底和P型外延层之间具有N型埋层，在低压器件下方的P型外延层和N型外延层之间可有(或没有)N型埋层。本发明通过引入N型埋层实现相同击穿电压下可以使用更低电阻率的硅片作为衬底，避免了采用区熔FZ法制造的单晶硅片带来的芯片制造成本的增加，从而降低了芯片的制造成本。
-
公开(公告)号：CN119767765A
公开(公告)日：2025-04-04
申请号：CN202411937887.7
申请日：2024-12-26
Applicant: 电子科技大学
Abstract: 本发明提供一种基于电势钳位偏置耦合的有源耗尽器件及制造方法，包括：第一导电类型衬底、第二导电类型漂移区、阻性多晶硅场板、MIS阵列，位于漂移区两侧的第一和第二导电类型阱区和重掺杂区，位于器件表面的控制栅多晶硅电极、场氧化层、层间介质。所述结构通过阻性场板与MIS阵列的结合，将MIS阵列与阻性场板结合，利用阻性场板上的均匀的电势分布、阻性场板与MIS阵列之间的偏置耦合来对MIS阵列进行钳位，从而进一步优化MIS阵列的电势分布，进而带来更优秀的器件性能与更广阔的设计空间。
-
公开(公告)号：CN116995093A
公开(公告)日：2023-11-03
申请号：CN202310938706.1
申请日：2023-07-27
Applicant: 电子科技大学
IPC: H01L29/739 , H01L21/331 , H01L29/06 , H01L29/40
Abstract: 本发明提供一种电荷自平衡的双极型功率半导体器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型重掺杂半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型重掺杂半导体接触区、介质氧化层、多晶硅电极，控制栅多晶硅电极、源极金属、阳极金属、通孔、金属条；第一介质氧化层和多晶硅电极构成纵向浮空场板，形成连续耗尽元胞，提高器件耗尽能力。本发明通过在控制晶体管漏区、受控功率管栅下方引入浮空的纵向场板来控制电流通路，避免产生大电流，同时漂移区中的纵向浮空场板阵列能保持电荷平衡，降低基区电势，寄生晶闸管难以导通，避免闩锁效应，提升双极型功率半导体器件栅极控制能力。
-
公开(公告)号：CN116845089A
公开(公告)日：2023-10-03
申请号：CN202310944398.3
申请日：2023-07-28
Applicant: 电子科技大学
Abstract: 本发明提供一种高压集成功率器件的终端耐压结构，包括元胞区、漏中心终端结构和源中心终端结构。其中终端区结构包括漏极N+接触区、Nwell区、N型漂移区、P型衬底区、栅极多晶硅、栅氧化层、Pwell区、源极P+接触区，源极N+接触区、场氧化层、多晶硅电极和槽介质组成的纵向场板阵列。本发明针对漂移区中周期排列的纵向场板MIS结构的高浓度器件，我们提出了一种新型的终端耐压结构，通过在终端去掉一部分高浓度的漂移区，通过改变衬底长度保证耐压距离，依靠衬底和单边突变结承担耐压，使得终端区耐压相对独立于漂移区浓度，在保证终端足够耐压的情况下，也增大了终端的曲率结半径，避免器件的提前击穿。
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.024 seconds)
