-
公开(公告)号：CN114883263A
公开(公告)日：2022-08-09
申请号：CN202210237891.7
申请日：2022-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明公开一种半导体装置。例示性半导体装置包括：形成在导电部件上方的介电层、形成在介电层上方的半导体堆叠物、第一金属栅极结构及第二金属栅极结构以及第一外延部件。半导体堆叠物包括向上堆叠且彼此分离的半导体层。第一金属栅极结构及第二金属栅极结构形成在半导体堆叠物的通道区域上方。第一金属栅极结构及第二金属栅极结构围绕半导体堆叠物的每个半导体层。第一外延部件设置在介于第一金属栅极结构及第二金属栅极结构之间且在半导体堆叠物的第一源极/漏极区域上方。第一外延部件延伸穿过介电层且接触导电部件。
-
公开(公告)号：CN114512404A
公开(公告)日：2022-05-17
申请号：CN202210059692.1
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L29/10
Abstract: 形成半导体器件的方法包括：形成在衬底之上突出的鳍结构，其中，鳍结构包括鳍和位于鳍上面的层堆叠件，其中，层堆叠件包括第一半导体材料和第二半导体材料的交替层；在鳍结构上方形成伪栅极结构；在伪栅极结构的相对侧上的鳍结构中形成开口，其中，开口穿过层堆叠件延伸至鳍中；在开口的底部中形成介电层；以及在介电层上的开口中形成源极/漏极区域，其中，源极/漏极区域通过介电层与鳍分隔开。本申请的实施例还涉及半导体器件。
-
公开(公告)号：CN113594158A
公开(公告)日：2021-11-02
申请号：CN202110465251.7
申请日：2021-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本文公开了用于多栅极器件的自对准栅极切割技术，其提供了具有不对称金属栅极轮廓和不对称源极/漏极部件轮廓的多栅极器件。示例性多栅极器件具有沟道层、包裹沟道层的部分的金属栅极和设置在衬底上方的源极/漏极部件。沟道层沿第一方向在源极/漏极部件之间延伸。第一介电鳍和第二介电鳍设置在衬底上方并且配置不同。沟道层沿第二方向在第一介电鳍和第二介电鳍之间延伸。金属栅极设置在沟道层和第二介电鳍之间。在一些实施例中，第一介电鳍设置在第一隔离部件上，并且第二介电鳍设置在第二隔离部件上。第一隔离部件和第二隔离部件配置不同。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113053820A
公开(公告)日：2021-06-29
申请号：CN202110168041.1
申请日：2021-02-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 本发明提供一种半导体结构，所述半导体结构包括：具有前侧和背侧的衬底；从衬底突出并由隔离部件包围的有源区域；形成于衬底的前侧上并设置在有源区域上的栅极堆叠件；形成于有源区域上并由栅极堆叠件插入的第一源极/漏极(S/D)部件和第二源极/漏极(S/D)部件；设置在第一S/D部件的顶面上的前侧接触部件；设置在第二S/D部件的底面上并电连接到第二S/D部件的底面的背侧接触部件；以及设置在具有第一厚度的第一S/D部件的底面和具有第二厚度的栅极堆叠件的底面上的半导体层，该第二厚度大于第一厚度。本申请的实施例还涉及形成集成电路结构的方法。
-
公开(公告)号：CN112750909A
公开(公告)日：2021-05-04
申请号：CN202011104805.2
申请日：2020-10-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423 , H01L21/336
Abstract: 此处公开半导体装置与半导体装置的形成方法，更特别关于含有全绕式栅极晶体管结构的半导体装置与其制造方法。此处所述的方法可将复合形状(如L形)蚀刻成多层堆叠，以形成全绕式栅极纳米结构晶体管结构的主动区所用的鳍状物。在一些实施例中，主动区可具有第一通道宽度与第一宽度的第一源极/漏极区，以及第二通道宽度与小于第一宽度的第二宽度的第二源极/漏极区。
-
Patent Agency Ranking
公开(公告)号：CN112447710A
公开(公告)日：2021-03-05
申请号：CN202010877370.9
申请日：2020-08-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L29/06
Abstract: 一种半导体装置，包括基板与鳍状堆叠，鳍状堆叠包括多个纳米结构、栅极装置以及多个内侧间隔物，栅极装置围绕每一纳米结构；多个内侧间隔物沿着栅极装置并位于纳米结构之间。鳍状堆叠的不同层的内侧间隔物的宽度不同。
-
公开(公告)号：CN112309981A
公开(公告)日：2021-02-02
申请号：CN202010475964.7
申请日：2020-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开实施例提供一种具有金属栅极的半导体结构的形成方法。半导体结构是先于半导体基板之上制造鳍片，再形成源极与漏极凹口。接着，可于源极与漏极凹口之中沉积源极与漏极区。栅极结构可沉积于鳍片之间的区域之中。栅极结构包括介电与金属层。在鳍片之间的区域中，绝缘层隔离了栅极结构以及源极与漏极区。
-
公开(公告)号：CN110970426A
公开(公告)日：2020-04-07
申请号：CN201910916830.1
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件包括多个纳米结构。每个纳米结构包含半导体材料。多个第一间隔件周向地环绕纳米结构。多个第二间隔件周向地环绕第一间隔件。多个第三间隔件垂直设置在第二间隔件之间。栅极结构围绕第二间隔件和第三间隔件。本发明的实施例还涉及半导体器件的制造方法。
-
公开(公告)号：CN108269803A
公开(公告)日：2018-07-10
申请号：CN201710599547.1
申请日：2017-07-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088
CPC classification number: H01L27/0886 , H01L21/823418 , H01L21/823431 , H01L21/823468 , H01L21/823481 , H01L29/0649 , H01L29/66545
Abstract: 在制造半导体器件的方法中，在两个鳍结构之间形成由介电材料制成的分隔壁。在分隔壁和两个鳍结构上方形成伪栅极结构。在伪栅极结构上方形成层间介电(ILD)层。去除ILD层的上部，从而暴露伪栅极结构。用金属栅极结构替换伪栅极结构。实施平坦化操作以暴露分隔壁，从而将金属栅极结构分成第一栅极结构和第二栅极结构。第一栅极结构和第二栅极结构通过分隔壁分隔开。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN107230639A
公开(公告)日：2017-10-03
申请号：CN201710013161.8
申请日：2017-01-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
CPC classification number: H01L29/66545 , H01L29/0653 , H01L29/0847 , H01L29/161 , H01L29/165 , H01L29/24 , H01L29/267 , H01L29/66636 , H01L29/66795 , H01L29/7848 , H01L29/785 , H01L29/0649 , H01L29/0684
Abstract: 一种方法包含在半导体衬底上方形成第一硬掩模，蚀刻半导体衬底以形成凹槽，半导体带位于凹槽的两相邻的凹槽之间，在半导体带的侧壁上形成第二硬掩模，在第二硬掩模上执行第一各向异性蚀刻以去除第二硬掩模的水平部分，并使用第一硬掩模和第二硬掩模的垂直部分作为蚀刻掩模在半导体衬底上执行第二各向异性蚀刻以向下延伸凹槽。方法还包含去除第二硬掩模的垂直部分并在凹槽中形成隔离区。隔离区被凹进，且位于隔离区之间的半导体带的一部分突出为高于隔离区从而形成半导体鳍。本发明实施例涉及具有作为基底的半导体带的FinFET。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.051 seconds)
