-
公开(公告)号：CN105958995A
公开(公告)日：2016-09-21
申请号：CN201610267195.5
申请日：2016-04-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
CPC classification number: H03K19/17776
Abstract: 一种快速启动FPGA的电路和方法，包括配置电路、优先配置可编程逻辑模块、非优先配置可编程逻辑模块，优先配置可编程逻辑模块额外还包括边界隔离电路。该FPGA电路架构的核心是改进FPGA内各类型的可编程逻辑单元的位置分布，将需要快速启动的逻辑资源集中放置，并使用边界隔离电路进行环绕，构成相对独立的优先配置可编程逻辑模块区，以实现特定可编程逻辑模块的快速配置、快速启动，快速进入工作状态；其它的可编程逻辑单元则构成非优先配置可编程逻辑模块区，在FPGA快速启动后再进行配置，使FPGA实现完整的逻辑功能。本发明极大减小整个电子系统上电后到进入可操作状态所需要的时间，在可广泛应用于宇航、航空、汽车等领域的电子系统中。
-
公开(公告)号：CN105656474A
公开(公告)日：2016-06-08
申请号：CN201610053354.1
申请日：2016-01-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
CPC classification number: G06F17/5054
Abstract: 一种基于信号概率的FPGA用户电路逻辑反转优化方法，将FPGA中的原始用户电路，进行电路后仿真、线网信号概率计算操作，同时将原始用户电路进行线网逻辑检查操作，随后通过线网信号概率识别、前级扇出逻辑反转、后级扇入逻辑调整等操作，完成FPGA用户电路的逻辑反转，得到逻辑优化后的用户电路。本发明利用FPGA的可编程特性，根据线网的信号概率对FPGA中用户电路各线网进行有选择的逻辑反转，在不改变电路逻辑功能的情况下改变目标线网的信号概率，实现用户电路的逻辑优化。使用本发明可以提高FPGA中用户电路的可靠性，且不增加额外的电路资源开销。
-
公开(公告)号：CN105654985A
公开(公告)日：2016-06-08
申请号：CN201610072682.6
申请日：2016-02-02
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C11/417
CPC classification number: G11C11/417
Abstract: 一种FPGA配置存储器阵列的多电源分区分时上电系统，将FPGA配置存储器阵列的存储单元划分为若干个区域，逐个区域顺序上电，有效解决了大规模单粒子加固SRAM型FPGA的上电浪涌电流问题。FPGA上电时，使用供电控制电路使各区域顺序上电，从而减小上电峰值电流。每个供电子电路输出给存储单元区域的电压同时并联到全局网络上，使全FPGA芯片各存储单元区域电压相同，保证了一致性。本发明能够有效消除上电浪涌电流，同时通过将FPGA划分为多个区域，实现上电电流与FPGA的规模无关。
-
公开(公告)号：CN103546125B
公开(公告)日：2016-03-23
申请号：CN201310439348.6
申请日：2013-09-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K5/1252
Abstract: 一种多选一无毛刺时钟切换电路，可以完成多个时钟的无毛刺切换功能。该电路使用基本时钟门控单元堆叠实现多时钟切换功能，切换过程中使用保持电路维持输出电平。该时钟切换电路接收多个具有不同的频率和相位的时钟输入，产生与某个输入时钟同相位的时钟，并且时钟切换过程中不产生毛刺。该电路由基本的时钟门控单元堆叠而成，并且当输入时钟个数大于等于6时较传统时钟切换电路使用更少的资源。
-
公开(公告)号：CN105244054A
公开(公告)日：2016-01-13
申请号：CN201510633972.9
申请日：2015-09-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C11/412
Abstract: 一种适用于宇航用SRAM型FPGA的抗单粒子瞬态加固寄存器，本发明的寄存器单元通过新型的延时单元对SET脉冲进行处理，使寄存器具有良好的抗SET能力。本发明的加固寄存器由内部数据与时钟产生电路、主锁存器、从锁存器输出缓冲级四个部分组成。内部数据与时钟产生电路使用与非门和或非门组成延时链对SET脉冲进行处理，主锁存器与从锁存器使用基于DICE结构的锁存器单元。本发明的加固寄存器利用DICE单元的固有特点，仅使用一个的延时链同时屏蔽时钟端CLK与数据端D上的SET脉冲。与以往的SET加固寄存器相比，本发明的延时单元更少，这使得加固寄存器整体面积小于传统加固方法。
-
Patent Agency Ranking
公开(公告)号：CN103546125A
公开(公告)日：2014-01-29
申请号：CN201310439348.6
申请日：2013-09-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K5/1252
Abstract: 一种多选一无毛刺时钟切换电路，可以完成多个时钟的无毛刺切换功能。该电路使用基本时钟门控单元堆叠实现多时钟切换功能，切换过程中使用保持电路维持输出电平。该时钟切换电路接收多个具有不同的频率和相位的时钟输入，产生与某个输入时钟同相位的时钟，并且时钟切换过程中不产生毛刺。该电路由基本的时钟门控单元堆叠而成，并且当输入时钟个数大于等于6时较传统时钟切换电路使用更少的资源。
-
公开(公告)号：CN102866865A
公开(公告)日：2013-01-09
申请号：CN201210329880.8
申请日：2012-09-07
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F3/06
Abstract: 一种FPGA专用配置存储器多版本码流存储电路架构，包括版本选择寄存器201、版本标识寄存器组202、同或逻辑203、数据存储块阵列204和多路选择器205。本发明将数据存储阵列由传统的只能存储一个版本的设计码流改进为可存储多个版本设计码流的数据存储块阵列，码流版本的选择可使用外部版本选择端口或者内部可编程版本选择控制位进行。采用本发明FPGA专用配置存储器可以将单个设计码流存储在一个数据存储块中，容量较大的设计码流可以跨越多个数据存储块存储，甚至可以通过配置存储器级联的方式跨越多个配置存储器存储；采用此电路架构的FPGA专用配置存储器支持在线系统多版本码流存储，这极大提升了面向FPGA配置应用的灵活性。
-
公开(公告)号：CN116450425B
公开(公告)日：2025-04-15
申请号：CN202211485634.1
申请日：2022-11-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/22
Abstract: 本发明提供了一种抗辐照FPGA内嵌PCIExpress IP核的测试电路和方法，电路包括：测试用输入端口TDI，连接至N个被测PCIExpress IP核的测试用输入端口TI；测试用输出管脚TDO，连接至其中一个被测PCIExpress IP核的测试用输出端口TO；所有的被测PCIExpress IP核的测试用输出端口TO都连接至对比模块；对比模块，当N为1时，设定Result信号恒为1；当N大于1时，按位对比N个被测PCIExpress IP核的测试用输出端口TO，如果N个被测PCIExpress IP核的测试用输出端口TO存在不同，输出Result信号为0，否则，输出Result信号为1；测试机台ATE，往测试用输入管脚TDI中分两次先后输入不同的测试向量进行测试，如果两次测试中，N个测试用输出管脚TDO输出的数据符合预期，且对比模块输出Result信号为1，则认为测试通过。
-
公开(公告)号：CN119337951A
公开(公告)日：2025-01-21
申请号：CN202411315929.3
申请日：2024-09-20
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明属于集成电路领域，具体涉及了一种高并行脉冲卷积神经网络硬件加速器，旨在解决硬件加速器计算并行度较低的问题。本发明包括：计算模块，用于并行计算脉冲卷积神经网络多个时间维度的脉冲数据和膜电压数据，根据所述脉冲数据和膜电压数据，编码得到不同时间维度对应的输出特征图数据。本发明通过不同计算引擎接收脉冲卷积神经网络不同时间维度的输入特征图数据，并且计算引擎之间具有不同时间维度膜电压数据的依赖关系，建立了并行程度更高的计算模块，支持多个时间维度特征图数据的并行计算，提升了硬件加速器运算速度。
-
公开(公告)号：CN119150514A
公开(公告)日：2024-12-17
申请号：CN202411107267.0
申请日：2024-08-13
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G06F30/20 , G06F119/10
Abstract: 本发明涉及一种基于幂函数的电子背散射噪声建模标定方法，首先对地面模拟空间环境装置和待测材料进行简化建模，然后通过幂函数以平均分布随机数和等间隔的方式选取预标定点位，使用蒙特卡洛方法对预标定点位进行选定能量的吸收剂量仿真，最后通过比较筛选确定最优标定点，本发明方法可以减小由环境等因素造成的噪声干扰，对电路总剂量效应、材料屏蔽性能等对背散射敏感的指标评估具有一定帮助，提高可信度，本发明能在现场试验前明确试验装置的大致标定位置，可在较低试验成本的前提下取得理想试验结果。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.061 seconds)
