公开(公告)号：CN116450425A

公开(公告)日：2023-07-18

申请号：CN202211485634.1

申请日：2022-11-24

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 孙华波 ,  孙健爽 ,  陈雷 ,  张玉 ,  翟笑 ,  彭宝莉 ,  孙晋怡 ,  刘亚泽 ,  张彦龙 ,  伊经伟

IPC: G06F11/22

Abstract: 本发明提供了一种抗辐照FPGA内嵌PCIExpress IP核的测试电路和方法，电路包括：测试用输入端口TDI，连接至N个被测PCIExpress IP核的测试用输入端口TI；测试用输出管脚TDO，连接至其中一个被测PCIExpress IP核的测试用输出端口TO；所有的被测PCIExpress IP核的测试用输出端口TO都连接至对比模块；对比模块，当N为1时，设定Result信号恒为1；当N大于1时，按位对比N个被测PCIExpress IP核的测试用输出端口TO，如果N个被测PCIExpress IP核的测试用输出端口TO存在不同，输出Result信号为0，否则，输出Result信号为1；测试机台ATE，往测试用输入管脚TDI中分两次先后输入不同的测试向量进行测试，如果两次测试中，N个测试用输出管脚TDO输出的数据符合预期，且对比模块输出Result信号为1，则认为测试通过。

公开(公告)号：CN116450425B

公开(公告)日：2025-04-15

申请号：CN202211485634.1

申请日：2022-11-24

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 孙华波 ,  孙健爽 ,  陈雷 ,  张玉 ,  翟笑 ,  彭宝莉 ,  孙晋怡 ,  刘亚泽 ,  张彦龙 ,  伊经伟

IPC: G06F11/22

Abstract: 本发明提供了一种抗辐照FPGA内嵌PCIExpress IP核的测试电路和方法，电路包括：测试用输入端口TDI，连接至N个被测PCIExpress IP核的测试用输入端口TI；测试用输出管脚TDO，连接至其中一个被测PCIExpress IP核的测试用输出端口TO；所有的被测PCIExpress IP核的测试用输出端口TO都连接至对比模块；对比模块，当N为1时，设定Result信号恒为1；当N大于1时，按位对比N个被测PCIExpress IP核的测试用输出端口TO，如果N个被测PCIExpress IP核的测试用输出端口TO存在不同，输出Result信号为0，否则，输出Result信号为1；测试机台ATE，往测试用输入管脚TDI中分两次先后输入不同的测试向量进行测试，如果两次测试中，N个测试用输出管脚TDO输出的数据符合预期，且对比模块输出Result信号为1，则认为测试通过。

公开(公告)号：CN115616389A

公开(公告)日：2023-01-17

申请号：CN202211177013.7

申请日：2022-09-26

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 陈雷 ,  翟笑 ,  孙华波 ,  张彦龙 ,  孙健爽 ,  刘亚泽 ,  彭宝莉 ,  孙晋怡 ,  张玉 ,  伊经伟

IPC: G01R31/3185

Abstract: 一种基于扫描链的抗辐照FPGA中可编程逻辑块的测试方法。包括对可编程逻辑块中寄存器、LUT以及MUX的测试。对于寄存器的测试可以直接将其变成扫描寄存器，再通过扫描链进行测试。对于LUT的测试，测试输入利用外围互联线连接到外部IO，测试输出利用逻辑单元中的寄存器捕获串行移到片外。对于寄存器后MUX的测试，利用外部互连线将MUX的输出连接到LUT的输入端。利用测试点捕获输出并串行移到片外。本发明采用的插入扫描链的测试方法只会增加额外的引脚并没有改变原有的电路结构，可以同时对多个寄存器故障定位，在测试电路中使用抗单粒子翻转的加固触发器以及加固SRAM。更好的满足用户对产品连续不间断稳定运行的要求。

公开(公告)号：CN113886166B

公开(公告)日：2025-03-07

申请号：CN202111015082.3

申请日：2021-08-31

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 陈雷 ,  刘亚泽 ,  孙华波 ,  孙健爽 ,  王文锋 ,  张玉 ,  方鑫 ,  伊经伟 ,  李智 ,  郭琨

IPC: G06F11/267 ,  G06F11/22

Abstract: 本发明公开了一种用于可编程逻辑中可变位宽存储器的自动测试电路，包括地址数据产生器、位宽选择器和可变位宽比较器；地址数据产生器用于自动产生15位顺序可自动翻转地址信号和数据、写使能信号，并传输给位宽选择器；位宽选择器接收到来自地址数据产生器的信号后，根据位宽选择情况对接收到的信号进行转换，并将转换后的信号传输至每一个待测存储器；可变位宽比较器用于接收来自待测存储器的输出数据信号，根据选择的位宽对信号进行转换，并将转换后的信号进行比较，得到测试结果后输出结果。本发明能够使用较少的电路结构，实现对可编程逻辑内嵌存储器的自动全遍历测试，并可根据存储器宽度选择适合的位宽进行测试，具备较高的测试效率和灵活性。

公开(公告)号：CN113886166A

公开(公告)日：2022-01-04

申请号：CN202111015082.3

申请日：2021-08-31

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 陈雷 ,  刘亚泽 ,  孙华波 ,  孙健爽 ,  王文锋 ,  张玉 ,  方鑫 ,  伊经伟 ,  李智 ,  郭琨

IPC: G06F11/267 ,  G06F11/22

Abstract: 本发明公开了一种用于可编程逻辑中可变位宽存储器的自动测试电路，包括地址数据产生器、位宽选择器和可变位宽比较器；地址数据产生器用于自动产生15位顺序可自动翻转地址信号和数据、写使能信号，并传输给位宽选择器；位宽选择器接收到来自地址数据产生器的信号后，根据位宽选择情况对接收到的信号进行转换，并将转换后的信号传输至每一个待测存储器；可变位宽比较器用于接收来自待测存储器的输出数据信号，根据选择的位宽对信号进行转换，并将转换后的信号进行比较，得到测试结果后输出结果。本发明能够使用较少的电路结构，实现对可编程逻辑内嵌存储器的自动全遍历测试，并可根据存储器宽度选择适合的位宽进行测试，具备较高的测试效率和灵活性。