一种纳米突触集成器件及其制备方法

    公开(公告)号:CN119403165A

    公开(公告)日:2025-02-07

    申请号:CN202310916603.5

    申请日:2023-07-25

    Abstract: 本发明公开了一种纳米突触集成器件及其制备方法。该纳米突触集成器件包括:衬底;设置于衬底上的绝缘层;设置于绝缘层上的多个纳米突触单元;所述纳米突触单元包括相对设置的第一微电极和第二微电极以及设置第一微电极和第二微电极之间的GaN基纳米线,所述GaN基纳米线的第一端键合连接在所述第一微电极上,所述GaN基纳米线的第二端键合连接在所述第二微电极上。本发明使用GaN基纳米线作为器件中的突触元件,GaN基纳米线具有可控的直接带隙,而且物理化学性质稳定。在该纳米突触集成器件中,多个纳米突触单元集成设置在同一衬底上,可以规模制备、体积小且集成度高;多个纳米突触单元可分别独立地控制或者是可按照排布好的阵列图案进行总体阵列控制。

    微纳颗粒的制备方法及微纳颗粒
    62.
    发明公开

    公开(公告)号:CN118684186A

    公开(公告)日:2024-09-24

    申请号:CN202410723835.3

    申请日:2024-06-05

    Abstract: 本发明公开了一种微纳颗粒的制备方法及微纳颗粒,制备方法包括:提供衬底,在衬底上形成牺牲层;在牺牲层上形成功能层;在功能层上通过光刻工艺形成具有目标颗粒图形的图案掩膜,图案掩膜暴露出部分功能层;对功能层被暴露的区域进行离子注入,以改变功能层在该区域内的性质,形成离子注入区,离子注入区的深度等于功能层的厚度;去除功能层的离子注入区;去除牺牲层,得到分散的微纳颗粒。本发明公开了一种微纳颗粒的制备方法,通过光刻、离子注入等步骤,能够实现尺寸精确、形状可控、晶体质量高的微纳颗粒制备,且制备方法简单,不会引入杂质,工艺参数容易控制,生产效率高。

    共掺杂Si和Be的InGaAs外延层、制备方法及应用

    公开(公告)号:CN118231522A

    公开(公告)日:2024-06-21

    申请号:CN202410368045.8

    申请日:2024-03-28

    Abstract: 本发明公开了一种共掺杂Si和Be的InGaAs外延层的制备方法及应用,通过在生长InGaAs外延层的过程中精准控制掺杂源炉的开关,周期性交替或同时打开以实现两种掺杂元素的共同掺入InGaAs中,并调控掺杂源温度达到共掺杂的生长目的,在保证载流子迁移率高的同时精准控制掺杂浓度。通过这种方法生长的共掺杂InGaAs外延层运用于pn结电池结构中,所制备的热光伏电池器件性能和效率都有明显提升。表明,本申请的技术方案能够克服分子束外延生长弱掺杂浓度控制难度大的问题,为制造更稳定的pn结结构,并基于此制成的更加高效的、性能更优的热光伏电池提供了新的道路。

    外延结构、外延生长方法及光电器件

    公开(公告)号:CN114300556B

    公开(公告)日:2024-05-28

    申请号:CN202111666813.0

    申请日:2021-12-30

    Abstract: 本发明揭示了一种外延结构、外延生长方法及光电器件,所述外延结构由下向上依次包括图形化硅衬底、低温成核层、位错过滤缓冲层及大失配外延层,其中:所述位错过滤缓冲层包括高温缓冲层及位于高温缓冲层上的若干周期交替分布的对超晶格位错过滤层和缓冲层,所述超晶格位错过滤层包括若干周期交替分布的势垒层和势阱层。本发明可以在硅衬底上单片异质集成大失配外延层,突破了外延材料和硅衬底之间晶格失配的限制,有效过滤位错,降低位错密度,进一步提高外延材料的晶体质量;在此基础上,可获得硅衬底上单片异质集成的性能优良的探测器及激光器等。

    发光二极管的制作方法及发光二极管

    公开(公告)号:CN117913187A

    公开(公告)日:2024-04-19

    申请号:CN202410074888.7

    申请日:2024-01-18

    Abstract: 本发明公开了一种发光二极管的制作方法及发光二极管,制作方法包括:提供衬底;在所述衬底上形成外延结构,所述外延结构包括依次形成的缓冲层、n型GaN层、有源区、AlGaN阻挡层以及p型GaN层;刻蚀所述外延结构至暴露所述n型GaN层,形成侧壁均为GaN晶体M面的台面结构;采用四甲基氢氧化铵溶液对所述台面结构的侧壁进行腐蚀;钝化处理并在所述外延结构上形成电极。本发明的发光二极管的制作方法及发光二极管,随着尺寸的减小,效率能够提升,因而能够克服尺寸效应,为制造更加高效的、更小尺寸的微型发光二极管提供了新的道路。

    倒装脊型波导半导体激光器的制作方法及半导体激光器

    公开(公告)号:CN117767109A

    公开(公告)日:2024-03-26

    申请号:CN202311807746.9

    申请日:2023-12-26

    Abstract: 本发明公开了一种倒装脊型波导半导体激光器的制作方法及半导体激光器,制作方法包括:提供衬底,在衬底表面形成掩膜层;刻蚀掩膜层以在掩膜层上制备条形窗口;在条形窗口内依次生长n型覆盖层以及n型限制层,以形成n型脊型波导;在n型限制层表面生长外延结构;在外延结构上形成电流扩展层,并在电流扩展层表面形成p型电极;去除衬底,并在n型覆盖层表面形成n型电极。本发明的一种倒装脊型波导半导体激光器的制作方法及半导体激光器,无需刻蚀n型区即可完成对n型区的脊型波导的制备,提高激光器的发光性能的同时,还大大简化了半导激光器的倒装工艺,增大了p型接触层的欧姆接触面积,有利于整体器件的散热。

    一种生长多量子阱的方法、多量子阱

    公开(公告)号:CN114975698A

    公开(公告)日:2022-08-30

    申请号:CN202210625325.3

    申请日:2022-06-02

    Abstract: 提供了一种生长多量子阱的方法、多量子阱,所述生长多量子阱的方法包括:P1:在第一温度T1下,生长垒层材料InaGa1‑aN材料;P2:将第一温度T1降低至第二温度T2,在温度变化的过程中停止或继续InbGa1‑bN材料的生长;P3:在第二温度T2下,生长阱层材料IncGa1‑cN材料;P4:将第二温度T2升温至第三温度T3,在温度变化的过程中保持IndGa1‑dN材料的生长;P5:在第三温度T3下,生长垒层材料IneGa1‑eN材料;依序重复P2至P5的操作,重复次数N≥1。所述方法通过将切换阱层材料和垒层材料生长条件的过程设置成一个生长温度变化且保持材料生长的过程,有利于提高多量子阱的阱/垒两种材料间存在的异质界面质量,还有利于维持阱层材料中的In组分在较高水平,进而有利于提高器件的性能。

    半导体外延结构及其制备方法、半导体光电器件

    公开(公告)号:CN114914332A

    公开(公告)日:2022-08-16

    申请号:CN202210495179.7

    申请日:2022-05-07

    Abstract: 本发明揭示了一种半导体外延结构及其制备方法、半导体光电器件,所述半导体外延结构包括衬底及位于衬底上的有源区结构,所述有源区结构从下向上依次包括数字合金量子阱层、第一势垒层、量子点层及第二势垒层,所述数字合金量子阱层为(AlN)m/(GaN)n超晶格结构、或(GaN)m/(InN)n超晶格结构、或(AlN)m/(InN)n超晶格结构,其中,m+n=6。本发明中通过引入(AlN)m/(GaN)n超晶格结构、或(GaN)m/(InN)n超晶格结构、或(AlN)m/(InN)n超晶格结构作为数字合金量子阱层,并结合量子点层作为复合有源区结构,可以使正向的TE模偏振光成为发光模式的主导,提高了LEE并降低了器件发热;量子点结构具有很强的强局域态效应,能够有效束缚载流子,增加其辐射复合系数,从而提高发光性能和发光效率。

Patent Agency Ranking