-
公开(公告)号：CN111952240B
公开(公告)日：2024-06-14
申请号：CN202010850617.8
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/764 , H01L27/12 , B82Y40/00
Abstract: 本发明提供一种具有纳米级空腔结构的SOI衬底及其制备方法，制备方法包括：提供第一基底，在第一基底上形成叠层结构，自下而上包括下牺牲材料层、牺牲介质层及上牺牲材料层，形成辅助侧墙，基于辅助侧墙依次刻蚀出第一辅助凹槽、第二辅助凹槽、第三辅助凹槽及凹槽结构，凹槽结构作为后续的空腔结构，将第一基底与第二基底键合，得到具有空腔结构的SOI衬底。本发明利用凸出的侧墙掩模凹槽结构得到空腔结构，制备出含有内嵌纳米级空腔的SOI衬底，可以在顶层硅中制备得到纳米级空腔，防止由于空腔特征尺寸较大顶层硅承受的应力容易超出极限。本发明可以保护器件制备过程中第一介质层受到较小的过刻蚀损伤，在第一介质层作为器件一部分时提高性能。
-
公开(公告)号：CN111952184B
公开(公告)日：2024-04-12
申请号：CN202010849609.1
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/423 , H01L29/786
Abstract: 本发明提供一种基于图形化埋层介质层的环栅场效应晶体管的制备方法，包括：1)制备衬底结构，包括半导体衬底、绝缘层及半导体顶层，半导体顶层中插入有介质牺牲层；2)在器件区域外围形成隔离区；3)刻蚀半导体层及介质牺牲层，以在介质牺牲层上下方分别形成第一、第二线型半导体沟道；4)采用湿法腐蚀去除介质牺牲层及部分绝缘层以形成空腔；5)制备栅介质层及栅电极层；6)在第一、第二线型半导体沟道两端的半导体层中形成源区及漏区。本发明可避免介质牺牲层的侧向腐蚀，本发明具有较高的电学性能、较小的工艺难度及广泛的工艺兼容性。本发可通过一次湿法腐蚀形成上下堆叠的线型半导体沟道，大大节省工艺，并有效提高器件的驱动能力。
-
公开(公告)号：CN116454017A
公开(公告)日：2023-07-18
申请号：CN202310431785.7
申请日：2023-04-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种SOI衬底、SOI衬底的制备方法及SOI器件，该SOI衬底包括：基底、第二埋氧层、中间层、功能介质层及顶层半导体层，其中，基底包括支撑衬底及第一埋氧层；第二埋氧层位于基底上方，且第二埋氧层中包括至少一个自第二埋氧层的底面开口并贯穿第二埋氧层的凹槽；中间层位于第一埋氧层与第二埋氧层之间，且位于凹槽中的中间层部分作为凸起结构；功能介质层至少覆盖凸起结构的顶面；顶层半导体层覆盖第二埋氧层及功能介质层的显露表面。本发明通过凸起结构以及位于凸起结构及顶层半导体层之间的功能介质层的设置，在利用SOI衬底形成器件时，减小了器件的寄生电容及漏电流，同时可以降低制作衬底的工艺难度。
-
公开(公告)号：CN115679275A
公开(公告)日：2023-02-03
申请号：CN202110825050.3
申请日：2021-07-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种含碳双掺杂氮化铝压电薄膜、制备方法及应用，通过第一性原理计算，从原子间结合能入手，设计出采用C元素、X元素双掺杂的AlN压电薄膜，不需对设备进行复杂改装，提出了一种高效简单的技术手段；通过磁控溅射技术制备了含碳双掺杂氮化铝压电薄膜，其中，采用双靶或三靶溅射，靶材分开可以精确控制C元素及X元素的掺杂浓度，尽量始终保持1:1的化学计量比，可在交叉区域获得掺杂均匀的薄膜；采用单靶溅射，则操作简便，便于快速实现薄膜的制备；从而本发明可制备出高压电性能的氮化铝压电薄膜。
-
公开(公告)号：CN115332435A
公开(公告)日：2022-11-11
申请号：CN202210977055.2
申请日：2022-08-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/29 , H01L41/312 , H01L41/09 , H01L41/047
Abstract: 本发明提供一种含有双极性压电结构的PMUT器件的制备方法，包括1)提供第一衬底，在衬底表面形成底电极层；2)形成压电层，包括依次形成的第一极性压电层和第二极性压电层；3)依次沉积第一钝化层和顶电极层，并图形化所述顶电极层；4)形成第一通孔，沉积支撑层，5)刻蚀支撑层，形成第一开口和第二开口；6)提供第二衬底，并将结构翻转，使第二衬底与所述支撑层键合，第一开口形成空腔，去除第一衬底。本发明的制备方法采用两种电学连接方式，制备获得的PMUT器件中，其压电层为单层双极性膜，具有无过渡区的特点，可以最大化有效工作区域，另外，该制备工艺简单，开孔数量少，布线面积小，PMUT的阵列密度大幅提高。
-
Patent Agency Ranking
公开(公告)号：CN111435644B
公开(公告)日：2022-06-24
申请号：CN201910027378.3
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/265 , H01L21/266 , H01L29/78 , H01L29/06 , H01L29/10
Abstract: 本发明提供一种环栅晶体管及其制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于半导体纳米线表面形成全包围式的栅介质层，于栅介质层表面形成栅电极层；5)以栅电极层作为掩膜，进行离子注入工艺以形成源区及漏区；6)去除栅电极层包围以外的栅介质层；7)于源区及漏区形成源电极及漏电极。本发明采用栅电极层作为掩膜进行源区及漏区的自对准注入，可有效提高工艺稳定性以及注入精度，并可有效降低工艺成本。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
-
公开(公告)号：CN111293212B
公开(公告)日：2021-11-16
申请号：CN201811495192.2
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于隧穿隔离层的磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，所述第一金属连接层形成于一CMOS电路基底上、第一金属过渡层、隧穿隔离底层、固定磁层、隧穿层、自由磁层、隧穿隔离顶层、第二金属过渡层以及第二金属连接层。本发明采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离‑转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的隧穿隔离层可有效隔绝金属过渡层与固定磁层以及自由磁层，使固定磁层、自由磁层与金属过渡层间没有界面态，以保证固定磁层、自由磁层良好的铁磁性能。
-
公开(公告)号：CN113594004A
公开(公告)日：2021-11-02
申请号：CN202110864029.4
申请日：2021-07-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种真空沟道晶体管的制备方法，所述制备方法至少包括：在第一硅衬底上沉积氧化物层；对所述氧化物层进行图形化以形成图形化区域，所述图形化区域包括具有开口的空腔和自所述空腔底部贯穿所述氧化物层的沟槽；在所述沟槽内定位生长纳米线，所述纳米线自所述第一硅衬底朝所述空腔延伸并凸入于所述空腔；在所述空腔的与所述第一硅衬底相对的一侧使所述氧化物层与第二硅衬底键合以形成内含所述空腔的SOI衬底。本发明也提供了一种真空沟道晶体管，其包括穿过所述氧化物层的顶部而进入所述真空空腔的纳米线。所述制备方法可以与现有集成电路的制造工艺完全兼容，经由所述制备方法可获得源极与漏极之间距离精确可调的真空沟道晶体管。
-
公开(公告)号：CN113539792A
公开(公告)日：2021-10-22
申请号：CN202110778341.1
申请日：2021-07-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L29/06 , H01L29/423 , H01L29/66 , H01L21/336
Abstract: 本发明提供一种多层悬空的纳米片堆叠结构及全环绕栅极晶体管的制备方法。所述多层悬空的纳米片堆叠结构的制备方法包括：在Si衬底上外延生长Si/Si1‑xGex超晶格与硅间隔层交替层叠的堆叠结构，其中0
-
公开(公告)号：CN111952186A
公开(公告)日：2020-11-17
申请号：CN202010850598.9
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/417 , H01L29/423 , H01L29/786
Abstract: 本发明提供一种基于空腔包围结构的场效应晶体管及制备方法，场效应晶体管包括依次层叠的基底、绝缘层及半导体顶层，半导体顶层上形成有条形栅极，条形栅极两侧分别形成有第一极与第二极，第一极为源极与漏极中的一个，第二极为源极与漏极中的另一个，绝缘层中形成有环形空腔，环形空腔在垂直投影方向上包围第一极，条形栅极位于环形空腔的一个边腔上方，边腔的宽度大于、等于或小于条形栅极的宽度，且边腔在垂直投影方向上完全覆盖条形栅极。本发明在源区或/及漏区下方引入环型空腔，且环型空腔的一边腔在垂直投影方向上完全覆盖条形栅极，可以彻底消除绝缘层导电沟道重叠构成的侧边结构，消除漏电通道，可大大提高抗总剂量辐照性能。
-
-
-
-
-
-
-
-
-
Search Results
165
records
(took 0.066 seconds)
