-
公开(公告)号：CN105304114A
公开(公告)日：2016-02-03
申请号：CN201510451618.4
申请日：2015-07-28
Applicant: 三星电子株式会社
Abstract: 提供了一种操作存储系统的方法和一种存储装置，所述存储系统包括在存储单元阵列中共同连接到第一信号线的存储单元，所述方法包括下述步骤：根据单元区域来划分存储单元；以及利用从多个读取参考中选择的并且分别与每个单元区域对应的读取参考来对设置在每个单元区域中的存储单元独立地执行读取操作。
-
公开(公告)号：CN118506820A
公开(公告)日：2024-08-16
申请号：CN202311356111.1
申请日：2023-10-19
Applicant: 三星电子株式会社
IPC: G11C7/12
Abstract: 电压发生电路包括电流发生电路、斜率调整电路和偏移调整电路。电流发生电路连接在输入电压节点和输出节点之间，输出节点输出随着操作温度增加而减小的绝对温度互补(CTAT)输出电压。电流发生电路生成流经输出节点的参考电流，无论操作温度如何，该参考电流都具有恒定的大小。斜率调整电路连接在输出节点和中间节点之间，斜率调整电路基于第一调整代码调节CTAT输出电压的斜率。偏移调整电路连接在中间节点和地电压节点之间。偏移调整电路被配置为基于第二调整代码调节CTAT输出电压的偏移电压。
-
公开(公告)号：CN118430600A
公开(公告)日：2024-08-02
申请号：CN202410119810.2
申请日：2024-01-29
Applicant: 三星电子株式会社
Abstract: 提供了一种存储系统，包括：存储器件，包括多个非易失性存储器，该多个非易失性存储器中的每一个电连接到缓冲芯片；以及存储控制器，电连接到缓冲芯片，并且被配置为发送用于数据信号的校正的参考时钟信号，其中，缓冲芯片包括：延迟时钟生成链，被配置为从参考时钟信号生成第一延迟时钟信号或第二延迟时钟信号；第一寄存器，被配置为存储第一延迟时钟信号；以及第二寄存器，被配置为存储第二延迟时钟信号，并且其中，缓冲芯片被配置为基于第一延迟时钟信号对数据信号的选通信号执行补偿，以及基于第二延迟时钟信号对数据信号执行补偿。
-
公开(公告)号：CN118298878A
公开(公告)日：2024-07-05
申请号：CN202311871475.3
申请日：2023-12-29
Applicant: 三星电子株式会社
Abstract: 公开了一种存储器件，在该存储器件中，至少一条字线或至少一条位线通过多个充电端子进行充电。该存储器件包括第一充电端子和第二充电端子，该第一充电端子用于向至少一条字线或至少一条位线供应第一电压，该第二充电端子用于当通过第一充电端子的电压供应完成时，向至少一条字线或至少一条位线供应第二电压。当使用第一电压进行充电的至少一条字线或至少一条位线的经充电的电压满足第一参考条件时，开始供应第二电压。
-
公开(公告)号：CN118230772A
公开(公告)日：2024-06-21
申请号：CN202311651825.5
申请日：2023-12-04
Applicant: 三星电子株式会社
Abstract: 提供了包括电压生成器的非易失性存储器件和操作非易失性存储器件的方法，所述方法包括：计算第一字线节点的电压电平与第二字线节点的电压电平之间的差；基于所述电压电平之间的差将所述电压生成器的第一参考电压电平改变为第二参考电压电平；以及基于所述第一参考电压电平和所述第二参考电压电平中的一者确定目标电压电平。与所述第二字线节点相比，所述第一字线节点可以更靠近所述电压生成器的输出端。
-
Patent Agency Ranking
公开(公告)号：CN117895922A
公开(公告)日：2024-04-16
申请号：CN202311054542.2
申请日：2023-08-21
Applicant: 三星电子株式会社
Abstract: 提供了一种差分信号电路。所述差分信号电路包括：差分放大器，所述差分放大器被配置为产生差分信号；第一信号通路电路；第二信号通路电路；相位控制电路，所述相位控制电路被配置为接收具有公共相位的所述差分信号，在第一工作周期内输出具有公共电平的直流信号，并且在第二工作周期内将所述差分信号分别传送到所述第一信号通路电路和所述第二信号通路电路；以及占空比校正电路，所述占空比校正电路连接在所述第一信号通路电路与所述第二信号通路电路之间，并且被配置为在所述第二工作周期内控制所述差分信号的占空比以使其彼此相等。
-
公开(公告)号：CN116166184A
公开(公告)日：2023-05-26
申请号：CN202211496264.1
申请日：2022-11-23
Applicant: 三星电子株式会社
Abstract: 一种存储器系统，包括：多个存储器件，均连接到分别包括内部数据通道和内部控制通道的内部通道，并且均被配置为基于第一接口协议执行通信；控制器，连接到包括外部数据通道和外部控制通道的外部通道，并且被配置为基于第二接口协议执行通信；以及接口电路，将外部通道连接到每个内部通道。接口电路被配置为通过以下操作来执行通道转换：将通过外部数据通道从控制器接收的并行数据信号串行化并将串行化的信号输出到内部通道中的第一内部通道中所包括的内部控制通道，或者将通过外部控制通道接收的信号并行化并将并行化的信号输出到内部通道中的第一内部通道中所包括的内部数据通道。
-
公开(公告)号：CN116072196A
公开(公告)日：2023-05-05
申请号：CN202211076037.3
申请日：2022-09-02
Applicant: 三星电子株式会社
Abstract: 一种用于ZQ校准的装置和方法，包括：在输入/输出(I/O)电路上电时确定与和信号引脚连接的输入/输出(I/O)电路有关的强驱动电路和弱驱动电路；根据ZQ校准条件，向强驱动电路和弱驱动电路中的一个驱动电路提供与扫描代码相关的ZQ校准代码；以及向未被选择的电路提供与固定代码相关的ZQ校准代码，从而调整信号引脚的端接电阻。
-
公开(公告)号：CN114822623A
公开(公告)日：2022-07-29
申请号：CN202210028051.X
申请日：2022-01-11
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 一种存储设备包括多个存储器芯片和芯片。多个存储器芯片包括被配置成基于第一时钟信号产生第一信号的第一存储器芯片，以及被配置成基于第二时钟信号产生第二信号的第二存储器芯片。该芯片被配置成接收第一和第二信号并且基于第一和第二信号的占空比产生并输出第一和第二比较信号。第一存储器芯片还被配置成基于第一比较信号通过调节第一时钟信号的占空比来产生第一经校正信号，并且第二存储器芯片还被配置成基于第二比较信号通过调节第二时钟信号的占空比来产生第二经校正信号。
-
公开(公告)号：CN113936722A
公开(公告)日：2022-01-14
申请号：CN202110576998.X
申请日：2021-05-26
Applicant: 三星电子株式会社
Abstract: 提供了支持高效率I/O接口的非易失性存储器装置。所述非易失性存储器装置包括：第一针脚，接收第一信号；第二针脚，接收第二信号；第三针脚，接收第三信号；第四针脚，接收写入使能信号；存储器单元阵列；以及存储器接口电路，在第一模式下从第三信号获得命令、地址和数据，并且在第二模式下从第一信号和第二信号获得命令和地址并从第三信号获得数据。在第一模式下，存储器接口电路从第三信号获得命令，并且从第三信号获得地址。在第二模式下，存储器接口电路从第一信号和第二信号获得命令，并且从第一信号和第二信号获得地址。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.032 seconds)
