公开(公告)号：CN111834449A

公开(公告)日：2020-10-27

申请号：CN202010731321.4

申请日：2020-07-27

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  黄垚 ,  黄元熙 ,  李顺 ,  黄义 ,  贺利军 ,  张红升

IPC: H01L29/739 ,  H01L29/40 ,  H01L29/06 ,  H01L27/06

Abstract: 本发明涉及一种具有背面双MOS结构的快速关断RC-IGBT器件，属于半导体技术领域。该器件包括栅极接触区1、发射极接触区2、金属场板3、集电极接触区4、发射极5、元胞区P型阱6、过渡区P型阱7、第一场限环8、第二场限环9、第三场限环10、N型集电极11、N型缓冲层12、P型集电极13、N型漂移区14、栅氧化层15、场氧化层16、集电极氧化层17、场截止环接触区18、场截止环19、集电极P-base20。本发明在保证消除正向导通时的负阻效应的前提下，具有相对较快的关断速度和较低的Von、良好的反向导通性能及600V以上的耐压能力，提高了器件的工作稳定性和电流能力。

公开(公告)号：CN111180528A

公开(公告)日：2020-05-19

申请号：CN202010092906.6

申请日：2020-02-14

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  秦海峰 ,  许峰 ,  黄义 ,  贺利军 ,  张红升

IPC: H01L29/872 ,  H01L29/40

Abstract: 本发明涉及一种SiC肖特基二极管三阶斜台面结终端结构，属于半导体功率器件技术领域。该三阶斜台面结终端结构包括阳极金属Ni接触区、三阶斜台面金属Ni场板、氮化层Si3N4、氧化层SiO2、N-低浓度外延层、N+高浓度衬底、阴极金属Ni接触区。该结终端结构特点在于：阳极金属Ni接触区1和三阶斜台面金属Ni场板短接在一起，分别作为元胞区阳极和结终端金属场板。氧化层SiO2夹在氮化层Si3N4中间，形成三明治结构。本发明在保证器件的正向导通性能不改变的前提下，通过利用三阶斜台面场板结终端区结构，能够有效地提高器件的反向击穿电压。

公开(公告)号：CN108063158A

公开(公告)日：2018-05-22

申请号：CN201711276852.3

申请日：2017-12-06

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  贺利军 ,  黄义

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明涉及一种具有槽型氧化层和横向超结的LDMOS器件，属于半导体功率器件领域。本发明器件包含从左至右设置的源极、栅极、N‑漂移区、槽型SiO2埋层、漏极。漏极包括上下设置的N+漏极和缓冲层，漂移区包括上下设置的槽型SiO2埋层和横向超结P柱和N柱。本发明LDMOS器件在反向击穿时，槽型SiO2埋层和横向超结PN柱调节漂移区中电荷的分布，提高了器件漂移区的表面电场和体内电场，使得器件击穿电压BV大大提高。另一方面在正向导通时，横向超结的N柱提供了一个电子通道，使得电子电流的路径大大减小，从而降低了器件的导通电阻。

公开(公告)号：CN119997562A

公开(公告)日：2025-05-13

申请号：CN202510348022.5

申请日：2025-03-24

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  陈泽生 ,  邓志杰 ,  肖宇凡 ,  周扬淇

IPC: H10D30/66 ,  H10D64/27 ,  H10D30/65

Abstract: 本发明涉及一种双辅助栅的SIC MOSFET器件，属于半导体技术领域。该器件中集成了栅极辅助沟槽栅、源极辅助沟槽栅，并设置P‑connect区，形成了受栅极辅助沟槽栅调控的P型势垒区。在器件正向导通时，栅极辅助沟槽栅和源极辅助沟槽栅共同将P型势垒区中的P‑connect耗尽夹断，断开P+源区与P‑well的连接，使P‑well浮空，降低了比导通电阻；在阻断状态时，P‑connect未被夹断，P‑well与P+源区之间势垒几乎为0，形成良好接地。在器件反向续流时，源极辅助沟槽栅旁引入了低势垒的反向导通沟道，通过该反向导通沟道对体二极管的抑制作用消除了双极退化效应，提高了器件的反向恢复速率。

公开(公告)号：CN114937666B

公开(公告)日：2025-03-25

申请号：CN202210517761.9

申请日：2022-05-12

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  林徐葳 ,  秦海峰 ,  魏子凯 ,  张红升

IPC: H10D84/40 ,  H10D64/27

Abstract: 本发明涉及一种集成双自偏置MOS低关断损耗的RC‑LIGBT器件，属于半导体技术领域。本发明的LIGBT器件，具有以下结构及性能特征：(1)反向导通MOS与低关断损耗MOS均包含N‑base﹑P‑base和N+集电极，金属栅极通过多晶硅层分别与N‑base和N+集电极短接，无需额外栅信号控制。(2)正向导通时，无负阻效应；反向导通时，当VGS,RC>VTH,反向导通MOS自动开启，器件实现反向导通；在关断时刻，器件满足VGS,FC>VTH，低关断损耗MOS开启，电子可以通过低关断损耗MOS抽取，减小了关断时间，降低了关断损耗。

公开(公告)号：CN118748204A

公开(公告)日：2024-10-08

申请号：CN202410827455.4

申请日：2024-06-25

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  李程 ,  曾祥伟 ,  吴傲

IPC: H01L29/739 ,  H01L27/07

Abstract: 本发明涉及一种集成双多功能槽栅的超结RC‑LIGBT器件，属于半导体功率器件领域，包括LIGBT栅极与集电极区域自适应槽栅以及P型漂移区。该器件在正向导通时，集电极区域自适应槽栅开启，集电极nMOS向漂移区内注入电子，通过控制电子注入效率抑制snapback效应。该器件在反向导通时LIGBT栅极与集电极区域自适应槽栅同时作用，降低P型漂移区中势垒形成电子通路进行反向导通。在器件关断时，发射极区域pMOS开启抽取空穴，集电极区域nMOS开启抽取电子，实现器件的快速关断。本发明优化了器件的正向导通特性并且抑制了snapback现象，具有反向导通能力，优化了器件的关断损耗与导通电压之间的折中关系。

公开(公告)号：CN118748203A

公开(公告)日：2024-10-08

申请号：CN202410827454.X

申请日：2024-06-25

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  曾祥伟 ,  吴傲 ,  严仪欣

IPC: H01L29/739 ,  H01L27/07

Abstract: 本发明涉及一种阳极集成NMOS和浮空电极控制PMOS的RC‑IGBT器件，属于半导体技术领域，包括普通MOS区、阳极区PNP三极管、阳极浮空电极控制的PMOS和阳极自偏置NMOS；所述阳极区PNP三极管用于在正向导通时提供空穴；所述阳极浮空电极控制的PMOS的栅极信号由浮空电极提供，当漂移区耗尽到浮空电极处，电势下降到阈值电压，PMOS开启。本发明在防止器件产生负阻效应的前提下，通过抽取漂移区内的过剩的载流子让该器件的关断性能得到改善并且降低了该器件的饱和电流，提高了器件的可靠性。

公开(公告)号：CN118676195A

公开(公告)日：2024-09-20

申请号：CN202410827460.5

申请日：2024-06-25

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  李程 ,  曾祥伟 ,  吴傲 ,  严仪欣

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种无负阻效应的介质超结RC‑LIGBT器件，属于半导体技术领域，包括LIGBT部分和反向续流二极管区；所述LIGBT部分由普通MOS区、阳极区PNP三极管构成；所述反向续流二极管部分与LIGBT部分并联，并由二氧化硅隔离区隔开；反向续流二极管部分独立于LIGBT存在，并通过设计反向续流部分漂移区部分形成介质超结。本发明不仅消除了传统RC‑LIGBT拥有的电压折回现象，并且提高了器件的耐压性能提高了可靠性，加强了器件的反向性能。

公开(公告)号：CN118315418A

公开(公告)日：2024-07-09

申请号：CN202311653611.1

申请日：2023-12-05

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  吴傲 ,  曾祥伟 ,  魏子凯 ,  张红升

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 本发明涉及一种集成双自偏置MOS的低功耗SJ‑LIGBT器件，属于半导体领域。该器件集成的自偏置PMOS由P‑body区、N‑drift区、P‑pillar区以及PMOS栅氧化层组成，其中P‑pillar区作为源极，P‑body区作为漏极，N‑drift区作为衬底。该器件集成的自偏置NMOS由N+区、P‑body区、N‑drift区以及NMOS栅氧化层组成，其中N+区作为源极，N‑drift区作为漏极，P‑body区作为衬底。本发明的导通压降相比传统SJ‑LIGBT器件降低了32％，在相同导通压降下本发明的关断损耗相比传统SJ‑LIGBT器件降低了74％。

公开(公告)号：CN118263321A

公开(公告)日：2024-06-28

申请号：CN202410349899.1

申请日：2024-03-26

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  肖宇凡 ,  周扬淇 ,  高升 ,  黄义

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/16

Abstract: 本发明涉及一种集成沟道二极管和肖特基二极管结构的SiC‑MOSFET器件及制备方法，属于半导体器件技术领域。该器件集成的沟道二极管由虚拟栅、N‑区、N‑drift区、N+衬底区以及栅氧化层组成，其中N‑区作为漏极，N+衬底区作为源极，虚拟栅作为栅极，形成沟道二极管。通过在低掺杂的N‑区上淀积金属形成肖特基结，并且可以通过改变肖特基结长度来改变虚拟栅的作用。该器件在反向恢复时，体二极管被沟道二极管与肖特基二极管抑制，大幅降低了寄生PN结二极管空穴的注入，消除SiC‑MOSFET的双极退化效应，同时虚拟栅的引入可以有效减少电极间电容耦合，使反馈电容和栅极电荷大大降低。