公开(公告)号：CN116318056A

公开(公告)日：2023-06-23

申请号：CN202310282319.7

申请日：2023-03-20

Applicant: 安徽大学

Inventor： 赵强 ,  王亚玲 ,  许鑫 ,  李鹏飞 ,  吴秀龙 ,  彭春雨 ,  卢文娟 ,  郝礼才 ,  戴成虎 ,  蔺智挺

IPC: H03K3/013 ,  H03K3/012 ,  H03K3/037

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及一种利用源隔离加固和极性加固的抗辐射Latch电路，以及基于该抗辐射Latch电路封装的模块。本发明的存储节点X1、X2、X5、X6均由NMOS晶体管包围，形成极性加固，使得X1、X2、X5、X6有效避免发生翻转。本发明使用了源隔离技术，使X0、X3、X4、X7节点上也仅产生“1‑0”和“0‑0”的电压脉冲，可以有效减少电路敏感节点数量，提高了电路稳定性。本发明构建了C单元，其结构简单还有良好的抗辐射能力，可在多节点受到轰击时配合作用保证Q的正确输出。本发明的抗辐射Latch电路具备完全的抗TNU、DNU、SNU能力，并有较低的延迟、较低的功耗以及较小的面积。

公开(公告)号：CN116312670A

公开(公告)日：2023-06-23

申请号：CN202310161572.7

申请日：2023-02-24

Applicant: 安徽大学

Inventor： 蔺智挺 ,  谷硕 ,  吴秀龙 ,  彭春雨 ,  赵强 ,  戴成虎 ,  卢文娟 ,  郝礼才 ,  周永亮 ,  刘玉 ,  李鑫

IPC: G11C7/18 ,  G06F7/52 ,  G06F7/38 ,  G11C7/12

Abstract: 本发明属于集成电路技术领域，具体涉及一种9T1C存算电路、乘累加运算电路、存内运算电路、芯片。9T1C存算电路具有数据读写保持功能和乘法运算功能；9T1C存算电路由6个NMOS管N0～N5，3个PMOS管P0～P2和1个电容C0构成。电路中的P0、N0、P1、N1构成交叉耦合结构，用于锁存数据；N2和N3作为传输管，各自位于交叉耦合结构左右两侧作为两个存储节点写通路；N4和P2构成传输门；N5作为计算控制端，C0作为传输电压差的电容。乘累加运算电路包括：由9T1C存算电路按列构成的运算阵列、字线组、位线组、输入信号线IL，输出信号线OL、列开关S和量化电路；并进一步构成存内运算电路，本发明相对现有方案提升了存算电路在功耗、稳定性、精度和运算效率等方面的表现。

公开(公告)号：CN116204490A

公开(公告)日：2023-06-02

申请号：CN202310216702.2

申请日：2023-03-03

Applicant: 安徽大学

Inventor： 蔺智挺 ,  黄震 ,  吴秀龙 ,  彭春雨 ,  戴成虎 ,  卢文娟 ,  赵强 ,  周永亮 ,  郝礼才 ,  刘玉 ,  李鑫

IPC: G06F15/78 ,  G06F7/53 ,  G11C11/411 ,  G11C11/413

Abstract: 本发明属于集成电路技术领域，具体涉及一种基于低电压技术的7T存算电路、乘累加运算电路和CIM芯片。7T存算电路由3个PMOS管P1～P3，4个NMOS管N1～N4构成，其中，P1、P2的源极接电源VDD。P2、N2的栅极与N3的源极、P3的漏极、N1的漏极相连，并作为存储节点Q。P1、N1的栅极与P2、N2的漏极相连并作为反相存储节点QB。P1的漏极与与P3的源极相连；N1的源极与N4的漏极相连。N2的源极和N4的源极接VSS；N3的栅极接信号线WL；N3的漏极接信号线BL；P3的栅极接信号线WLA；N4的栅极接信号线WLB。乘累加运算电路和CIM芯片则包括由7T存算电路构建的核心阵列以及必要的外围功能。本发明解决了现有低电压的CIM设计难度高，电路的功耗、运算性能等指标难以满足预期的问题。

公开(公告)号：CN115938430A

公开(公告)日：2023-04-07

申请号：CN202211604384.9

申请日：2022-12-13

Applicant: 安徽大学

Inventor： 蔺智挺 ,  赵致远 ,  施琦 ,  吴秀龙 ,  彭春雨 ,  赵强 ,  郝礼才 ,  刘玉 ,  李鑫 ,  卢文娟 ,  周永亮

IPC: G11C11/417 ,  G11C11/419 ,  G11C5/14 ,  G11C7/12 ,  G06F7/523

Abstract: 本发明涉及一种基于分支电流的存内累乘计算电路。该基于分支电流的存内累乘计算电路包括用于存储权重数据的存储阵列，存储阵列由多个相同的SRAM单元构成，每列SRAM单元共享位线BL、BLB。位线BL、BLB与用于复制一个恒流源电流的cascode电流镜单元连接。每列SRAM单元通过位线BL对应连接一个用于输出累乘结果的运算放大器单元。本发明通过cascode电流镜单元为位线BL、BLB提供稳定电流，通过给位线电流的方式替代给位线电压方式，运算功耗进一步降低；通过运算放大器单元能够产生稳定的输出电压，保证运算速度，稳定输出运算结果，并行度高，实现高速低功耗的乘累加计算。

公开(公告)号：CN115171752A

公开(公告)日：2022-10-11

申请号：CN202210818360.7

申请日：2022-07-12

Applicant: 安徽大学

Inventor： 赵强 ,  程伟 ,  彭春雨 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: G11C11/412 ,  G11C11/418 ,  G11C11/419

Abstract: 本发明涉及RHBD‑12T抗辐照SRAM存储单元、芯片、模块。基于源隔离与极性加固技术的RHBD‑12T抗辐照SRAM存储单元包括NMOS晶体管N1～N8和PMOS晶体管P1～P4，晶体管P1～P4和N3、N4作为上拉管，晶体管N1、N2、N5、N6作为下拉管，晶体管N1和P3构成一个反相器，晶体管N2和P4构成另一个反相器，两个反相器交叉耦合；两个主存储节点Q与QB通过N7与N8分别与位线BL和位线BLB相连，晶体管N7、N8由字线WL控制。本发明通过只设置两个敏感存储节点，大大减小了电路的敏感节点数量与敏感区域的面积，从而提高了电路的抗辐射性能。

公开(公告)号：CN115050406A

公开(公告)日：2022-09-13

申请号：CN202210983745.9

申请日：2022-08-17

Applicant: 安徽大学

Inventor： 戴成虎 ,  郑好 ,  彭春雨 ,  杜园园 ,  高珊 ,  卢文娟 ,  赵强 ,  胡薇 ,  郝礼才 ,  蔺智挺 ,  吴秀龙 ,  陈军宁

IPC: G11C11/413 ,  G11C7/12 ,  G11C7/06 ,  G11C5/14

Abstract: 本发明属于集成电路技术领域，具体涉及一种SRAM存储器的位线泄漏电流补偿电路，集成位线泄漏电流补偿电路的功能模块，采用该功能模块的数据存储电路及其存储器。位线泄漏电流补偿电路用于连接在SRAM存储器中的存储阵列和灵敏放大器SA之间；存储阵列与两组位线对连接，两组位线对包括主位线对BL、BLB和辅助位线对BL1、BLB1。位线泄漏电流补偿电路包括四组PMOS管对：P0和P1、P2和P3、P4和P5、P6和P7，以及四个电容：C0、C1、C2、C3。本发明提供的存储器中包括存储阵列、位线对、位线泄漏电流补偿电路和灵敏放大器。其中存储阵列由8T SRAM存储单元构成。解决了现有SRAM存储器存在的因位线漏电流导致的数据读取错误，以及读操作延迟较高，数据读取速率不足的问题。

公开(公告)号：CN114999545A

公开(公告)日：2022-09-02

申请号：CN202210660197.6

申请日：2022-06-13

Applicant: 安徽大学

Inventor： 赵强 ,  董汉文 ,  彭春雨 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: G11C11/412

Abstract: 本发明涉及NRHC‑14T抗辐照SRAM存储单元、芯片和模块。NRHC‑14T抗辐照SRAM存储单元包括PMOS晶体管P1～P8和NMOS晶体管N1～N6。晶体管P1和P2交叉耦合，P1、P2、P3与P4作为上拉管，P5和P6作为下拉管，它们的状态分别由存储节点Q和QN控制，两个主存储节点Q与QN通过N5与N6分别与位线BL和BLB相连，两个冗余存储节点S0与S1通过P7与P8分别与位线BL和BLB相连，N5与N6由字线WL控制，P7与P8由字线WLB控制。本发明能够提高单元电路的抗SEU的能力，可以在牺牲较小单元面积的情况下大幅度提高单元的速度，并且降低了单元的功耗。

公开(公告)号：CN114863971A

公开(公告)日：2022-08-05

申请号：CN202210412408.4

申请日：2022-04-19

Applicant: 安徽大学 ,  合肥市微电子研究院有限公司

Inventor： 彭春雨 ,  郑好 ,  卢文娟 ,  高珊 ,  郝礼才 ,  赵强 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: G11C11/419

Abstract: 本发明公开了一种位线泄漏电流、灵敏放大器及存储器的控制电路，包括由8T SRAM存储单元构成的存储阵列和具有对称结构的四输入灵敏放大器，存储阵列的两对传输管分别与主位线对和副位线对连接；一列存储单元中连接同一侧存储节点的一根主位线和一根副位线分别与所述四输入灵敏放大器两侧的一个输入端连接，其中：所述四输入灵敏放大器中已与副位线连接的一侧的输入端与另一根主位线连接，已与主位线连接的一侧的输入端与另一根副位线连接。该电路结构在不增加更多控制信号的情况下，能够实时地检测并补偿位线泄漏电流；在位线泄漏电流很大的情况下，依然能够读出正确的数据，有很稳定的性能。

公开(公告)号：CN114822637A

公开(公告)日：2022-07-29

申请号：CN202210638677.2

申请日：2022-06-08

Applicant: 安徽大学

Inventor： 戴成虎 ,  杜园园 ,  高珊 ,  彭春雨 ,  赵强 ,  卢文娟 ,  郝礼才 ,  刘立 ,  蔺智挺 ,  吴秀龙 ,  黎轩 ,  郑好

IPC: G11C11/417

Abstract: 本发明涉及一种基于10T‑SRAM单元的电路结构、芯片及模块。10T‑SRAM单元包括NMOS晶体管N0~N7和PMOS晶体管P0~P1，P0和N0构成一个反相器，P1和N1构成另一个反相器，两个反相器形成交叉耦合结构；N2和N3作为传输管，各自位于交叉耦合结构左右两侧作为左右两个写通路；N4和N6构成左通路，N5和N7构成右通路。本发明能实现同一个周期读取两列数据，还能够同时进行横纵双向存内逻辑运算和BCAM数据搜索操作，并且保证了操作时数据独立性，提高了单元的抗干扰能力和计算效率。

公开(公告)号：CN114499372A

公开(公告)日：2022-05-13

申请号：CN202210018095.4

申请日：2022-01-07

Applicant: 安徽大学

Inventor： 郝礼才 ,  李嘉祥 ,  彭春雨 ,  卢文娟 ,  赵强 ,  蔺智挺 ,  吴秀龙

IPC: H02S20/32 ,  H02S40/30 ,  H02K7/10 ,  H02P8/40 ,  H02P5/00 ,  F24S30/425

Abstract: 本发明公开了一种基于步进电机云台的智能追光系统，包括底部支架、水平步进电机、水平转动支架、竖直步进电机、竖直转动支架、追光模块和控制模块；追光模块包括追光体和光强度传感器；追光体固定在竖直转动支架的顶部；追光体的顶部设有方形盲孔，并且该方形盲孔的四个内壁各设有一组光强度传感器；控制模块获取这四组光强度传感器的光强度数据；当这四组光强度传感器的光强度数据相差大于预设的启动阈值时，认定此时光倾斜照射进所述追光体的方形盲孔内，控制水平步进电机和/或所述竖直步进电机转动，直至这四组光强度传感器的光强度数据相差不大于预设的启动阈值。本发明可以准确地使光源垂直照射太阳能发电板，能够极大地提高太阳能利用率。