公开(公告)号：CN116529888A

公开(公告)日：2023-08-01

申请号：CN202180077867.5

申请日：2021-10-25

Applicant: 国际商业机器公司

Inventor： 安藤崇志 ,  李忠贤 ,  张婧芸 ,  A·雷兹尼采克

IPC: H01L29/165

Abstract: 提供了一种用于沿着垂直传输场效应晶体管(VTFET)的沟道触发不对称阈值电压的半导体结构。该半导体结构包括：第一组鳍状物，包括SiGe层和形成在SiGe层上的第一材料层；第二组鳍状物，包括SiGe层和形成在SiGe层上的第二材料层；第一高κ金属栅极，设置在第一组鳍状物上方；以及第二高κ金属栅极，设置在第二组鳍状物上方。在第一组和第二组鳍状物的底部处限定的区域中，沿着VTFET的沟道存在非对称阈值电压，并且第二材料层的Ge含量高于SiGe层的Ge含量。

公开(公告)号：CN115803741A

公开(公告)日：2023-03-14

申请号：CN202180048774.X

申请日：2021-07-15

Applicant: 国际商业机器公司

Inventor： J-O.普卢查特 ,  D.法伊弗 ,  A.库玛 ,  安藤崇志 ,  宋培林

IPC: G06F21/75

Abstract: 混淆电路依赖于对可信布尔函数进行编码的防篡改非易失性存储器。布尔函数用于实现与电路混淆相关的若干操作，包括逻辑电路的混淆、操作数数据的混淆和IP块的释放。防篡改非易失性存储器是可信集成电路结构的一部分，即，由可信铸造厂制造的集成电路结构，该可信集成电路结构与包含该设计的各种操作逻辑电路并且由不可信铸造厂制造的另一集成电路结构分离。布尔函数基于被实现为级联多路复用器电路的查找表被编码。多个混淆函数可以被如此编码。混淆函数可以使用依赖于对称密钥的协议来被重新编程，所述对称密钥之一被存储在防篡改非易失性存储器中。

公开(公告)号：CN114846636A

公开(公告)日：2022-08-02

申请号：CN202080086886.X

申请日：2020-12-14

Applicant: 国际商业机器公司

Inventor： 安藤崇志 ,  谢瑞龙 ,  P.哈希米 ,  A.雷兹尼塞克

IPC: H01L45/00

Abstract: 一种电阻式随机存取存储器(RRAM)结构，包括分别与第一金属连接线和第二金属连接线电耦合的顶部电极和底部电极(106、108)，所述第一金属连接线和所述第二金属连接线提供到所述RRAM结构的电连接。电阻转换材料(106)的层设置在RRAM结构的顶部电极和底部电极(106、108)之间。所述电阻转换材料(106)在至少电场和/或热的影响下表现出可测量的电阻变化。电介质间隔体(324)至少形成于RRAM结构的底部电极的侧壁上。RRAM结构还包括钝化层(326)，其形成在电介质间隔体(324)的上表面上并覆盖顶部电极(110)的侧壁的至少一部分。钝化层(326)与第一金属连接线自对准。

公开(公告)号：CN114747016A

公开(公告)日：2022-07-12

申请号：CN202080084126.5

申请日：2020-11-27

Applicant: 国际商业机器公司

Inventor： A·雷茨尼采克 ,  K·巴拉克里希南 ,  B·赫克玛特绍塔巴里 ,  安藤崇志

IPC: H01L27/24 ,  H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种半导体结构(100)可以包括：两个竖直传输场效应晶体管，该竖直传输场效应晶体管包括顶部源漏极(124)、底部源漏极(106)和外延沟道(120)；以及在两个竖直传输场效应晶体管之间的电阻式随机存取存储器，该电阻式随机存取存储器可以包括氧化物层(144)、顶部电极(146)和底部电极，其中，氧化物层(144)可以接触两个竖直场效应晶体管的顶部源漏极。顶部源漏极(124)可以用作电阻式随机存取存储器的底部电极。半导体结构(100)可以包括在两个竖直传输场效应晶体管之间的浅沟槽隔离(136)，该浅沟槽隔离(136)可以被嵌入在第一间隔物(108)、被掺杂的源极(106)、以及衬底(102)的一部分中。

公开(公告)号：CN114665010A

公开(公告)日：2022-06-24

申请号：CN202111262203.4

申请日：2021-10-28

Applicant: 国际商业机器公司

Inventor： G·M·科恩 ,  安藤崇志 ,  龚南博

IPC: H01L45/00

Abstract: 本公开涉及基于传递长度相变材料(PCM)的桥接单元。一种可调谐非易失性电阻性元件，其中通过改变相变材料与电阻性衬垫之间的接触的长度来调制所述设备电导。通过选择小于传递长度的接触长度，获得电导的线性调制。

公开(公告)号：CN110692119A

公开(公告)日：2020-01-14

申请号：CN201880032181.2

申请日：2018-05-11

Applicant: 国际商业机器公司

Inventor： 李忠贤 ,  安藤崇志 ,  V·纳拉亚南 ,  H·贾甘纳特涵

IPC: H01L21/02

Abstract: 实施例涉及用于具有共用过栅极堆叠的双通道互补金属氧化物半导体(CMOS)的方法和所得结构。在衬底上形成第一半导体鳍片。在衬底上与第一半导体鳍片相邻地形成第二半导体鳍片。在第一和第二半导体鳍片上形成氧化物层，并在有效增加第二半导体鳍片的锗浓度的温度下退火。退火工艺对第二半导体鳍片具有选择性，并且不会增加第一半导体鳍片的锗浓度。

公开(公告)号：CN103718295A

公开(公告)日：2014-04-09

申请号：CN201280037577.9

申请日：2012-07-30

Applicant: 国际商业机器公司

Inventor： 安藤崇志 ,  崔畅桓 ,  M·M·弗兰克 ,  权彦五 ,  V·纳拉亚南

IPC: H01L29/00

CPC classification number: H01L27/0922 ,  H01L21/823807 ,  H01L29/16 ,  H01L29/161 ,  H01L29/42364 ,  H01L29/4966 ,  H01L29/517

Abstract: 一种结构具有半导体衬底（8）以及置于所述衬底（8）上的nFET和pFET。所述pFET具有形成在半导体衬底（8）的表面上或内的半导体SiGe沟道区、以及具有覆盖在所述沟道区上的氧化物层（20）和覆盖在所述氧化物层（20）上的高k电介质层（30）的栅极电介质。栅极电极覆盖栅极电介质并且具有邻接所述高k层的下金属层（40）、邻接所述下金属层（40）的清除金属层（50）以及邻接所述清除金属层（50）的上金属层（60）。