-
公开(公告)号：CN108550567B
公开(公告)日：2020-03-10
申请号：CN201810339861.0
申请日：2018-04-16
申请人： 全球能源互联网研究院有限公司
IPC分类号： H01L23/64 , H01L29/10 , H01L29/423
摘要： 本发明提供一种功率半导体器件，包括功率半导体芯片，所述功率半导体芯片包括栅极区和元胞区，其特征在于：所述元胞区内并联设置多个元胞，所述元胞包括元胞栅焊盘、元胞栅以及设置在元胞栅焊盘和元胞栅之间的第一电阻单元，所述栅极区内设置有栅电极和栅汇流条，每个元胞的所述元胞栅焊盘依次连接所述栅汇流条。本发明的功率半导体器件在每个元胞的元胞栅与该元胞的元胞栅焊盘之间引入元胞栅电阻，提高芯片内元胞之间的动态一致性，改善芯片内的均流特性。选择所述元胞栅电阻阻值大于所述汇流条寄生电阻阻值，能够进一步降低汇流条寄生电阻的影响，较好地提高芯片元胞之间动态一致性。
-
公开(公告)号：CN109671771A
公开(公告)日：2019-04-23
申请号：CN201811379016.2
申请日：2018-11-19
申请人： 全球能源互联网研究院有限公司
IPC分类号： H01L29/739 , H01L21/265 , H01L29/06 , H01L29/40 , H01L21/331
CPC分类号： H01L29/7398 , H01L21/26513 , H01L29/0638 , H01L29/404 , H01L29/66333
摘要： 本发明公开了一种IGBT芯片的背面结构、IGBT芯片结构及制备方法，背面结构包括：缓冲层和掺杂层，掺杂层为在缓冲层进行离子注入形成；终端区及过渡区的掺杂层通过一次高温退火处理；有源区的掺杂层通过两次高温退火处理，实现有源区与终端区的不同空穴注入效率，改善IGBT过渡区存在的电流集中问题，提高可靠性。与现有技术中采用光刻工艺在有源区和终端区背面分别注入不同剂量的掺杂离子来实现有源区与终端区背面集电极不同注入效率的处理方式相比，仅采用了退火工艺，省去了光刻工艺，节约了制造成本。另外在缓冲层注入惰性离子缺陷层，形成缺陷层，使IGBT背面集电极可以采用更高的掺杂浓度，IGBT背面与背面金属容易形成良好的欧姆接触，降低IGBT通态压降。
-
公开(公告)号：CN109444551A
公开(公告)日：2019-03-08
申请号：CN201811051617.0
申请日：2018-09-10
申请人： 全球能源互联网研究院有限公司
IPC分类号： G01R27/14
CPC分类号： G01R27/14
摘要： 本发明公开了一种半导体方块电阻的方法及电路，方法包括：在待测掺杂区域内形成至少一个第一掺杂区域，第一掺杂区域为第二导电类型，第二导电类型与第一导电类型相反；并在第一掺杂区域内形成第二掺杂区域，第二掺杂区域为第一导电类型；在半导体基板表面上设置至少两个激励电极，其中至少一个激励电极与第二掺杂区域对应；在半导体基板表面上依次设置至少一个隔离层和与之分别对应的控制电极，隔离层和控制电极从一个第一掺杂区域的边缘延伸至内部第二掺杂区域的边缘；通过两个激励电极施加激励电流、测试位于两个激励电极之间的待测掺杂区域之间的电压，获得待掺杂区域的方块电阻值。用以上方法进行方块电阻测试，能够测得较准确的方块电阻值。
-
公开(公告)号：CN109244122A
公开(公告)日：2019-01-18
申请号：CN201810990558.7
申请日：2018-08-28
申请人： 全球能源互联网研究院有限公司
IPC分类号： H01L29/40 , H01L29/739 , H01L29/772 , H01L29/868
摘要： 本发明涉及半导体技术领域，提供一种半导体器件及其制备方法，其中，该半导体器件包括：第一导电类型的衬底；第二导电类型的第一半导体层，形成在衬底上，第二导电类型与第一导电类型相反；多个不连续的第一绝缘凸起，形成在第一半导体层上；第一金属电极层，形成在多个不连续的第一绝缘凸起上。通过若干不连续的第一绝缘凸起，使得第一金属电极层相对于衬底为凹凸结构，当垂直压接力施加在第一金属电极层表面时，由于凸起的存在使得第一金属电极层产生横向形变，进而通过第一金属电极层的横向形变分散部分压接力，以减少作用在第一半导体层以及衬底上的压接力，缓解垂直压力对器件造成的应力损伤。
-
公开(公告)号：CN108550567A
公开(公告)日：2018-09-18
申请号：CN201810339861.0
申请日：2018-04-16
申请人： 全球能源互联网研究院有限公司
IPC分类号： H01L23/64 , H01L29/10 , H01L29/423
摘要： 本发明提供一种功率半导体器件，包括功率半导体芯片，所述功率半导体芯片包括栅极区和元胞区，其特征在于：所述元胞区内并联设置多个元胞，所述元胞包括元胞栅焊盘、元胞栅以及设置在元胞栅焊盘和元胞栅之间的第一电阻单元，所述栅极区内设置有栅电极和栅汇流条，每个元胞的所述元胞栅焊盘依次连接所述栅汇流条。本发明的功率半导体器件在每个元胞的元胞栅与该元胞的元胞栅焊盘之间引入元胞栅电阻，提高芯片内元胞之间的动态一致性，改善芯片内的均流特性。选择所述元胞栅电阻阻值大于所述汇流条寄生电阻阻值，能够进一步降低汇流条寄生电阻的影响，较好地提高芯片元胞之间动态一致性。
-
公开(公告)号：CN107578998A
公开(公告)日：2018-01-12
申请号：CN201710606477.8
申请日：2017-07-24
申请人： 全球能源互联网研究院有限公司
IPC分类号： H01L21/331 , H01L29/06 , H01L29/739
摘要： 本发明提供了一种IGBT芯片制造方法及IGBT芯片，其中，IGBT芯片制造方法包括：在N型掺杂硅片衬底的表面淀积多晶硅层；在所述多晶硅层的图形中通过多次离子注入和高温推结的方式形成P阱层。本发明通过多次离子注入和高温推结的方式形成P阱层，这样在N区下方的P阱拥有更高的浓度，更加有利于改善抗闩锁能力，从而解决了现有技术中IGBT芯片在过电流关断过程中，容易发生动态闩锁现象的问题，提高了IGBT在过电流关断过程中的抗闩锁能力，同时背面采用局部掺杂或者氧化层隔离的方式，降低有源区边缘的电流集中，提高IGBT的过流关断能力。
-
公开(公告)号：CN107452790B
公开(公告)日：2024-06-18
申请号：CN201710702108.9
申请日：2017-08-16
申请人： 全球能源互联网研究院有限公司
IPC分类号： H01L29/745 , H01L21/332
摘要： 本发明公开了一种功率半导体器件及其制作方法，其中功率半导体器件包括：第一导电类型的基板；第一掺杂层，设置在基板内，其为与第一导电类型相反的第二导电类型；第二掺杂层，设置在第一掺杂层内，其为第一导电类型；第三掺杂层，设置在第二掺杂层内，其为第二导电类型；控制电极，通过隔离层设置在基板的第一表面上，且隔离层与第一掺杂层、第二掺杂层和第三掺杂层的表面接触；第一电极，设置在基板的第一表面上，且第一电极与第一掺杂层、第二掺杂层和第三掺杂层的表面接触；以及第二电极，设置在基板的第二表面上。当控制电极接负电时，第三掺杂层形成少子的抽取路径，降低了载流子局部浓度，降低第一掺杂层和基板原有掺杂类型层之间的势垒。
-
公开(公告)号：CN111487520B
公开(公告)日：2022-04-01
申请号：CN202010345768.8
申请日：2020-04-27
申请人： 全球能源互联网研究院有限公司 , 华北电力大学
IPC分类号： G01R31/28
摘要： 本发明涉及电力电子器件技术领域，具体涉及一种IGBT模块的测试方法、装置及电子设备。其中，方法包括：获取IGBT模块中每个IGBT芯片的开启电压值、饱和电压值、额定电流值以及每个IGBT芯片上承受的压力值；调用IGBT模块中每一个IGBT芯片的稳态电流的计算函数，每个计算函数用于表示对应的IGBT芯片的稳态电流与所有IGBT芯片的开启电压、饱和电压、额定电流以及所有IGBT芯片上承受的压力之间的数值关系；利用IGBT模块中每个IGBT芯片的开启电压值、饱和电压值、额定电流值以及每个IGBT芯片上承受的压力值，按照计算函数计算得到IGBT模块中每个IGBT芯片的稳态电流值。本发明通过计算函数计算得到各个IGBT芯片的稳态电流，解决了IGBT模块中各个IGBT芯片稳态电流测试难度大的问题。
-
公开(公告)号：CN108987350B
公开(公告)日：2020-07-07
申请号：CN201810712912.X
申请日：2018-06-29
申请人： 全球能源互联网研究院有限公司
IPC分类号： H01L23/10 , H01L23/043 , H01L23/22 , H01L23/473 , H01L21/52
摘要： 本发明提供了一种半导体器件封装结构和方法，该封装结构包括：第一电极片；第二电极片，与所述第一电极片相对设置；半导体器件芯片，置在所述第一电极片和第二电极片之间；支撑部件，设置在所述半导体器件芯片的侧面，以在所述半导体器件芯片、所述第一电极片与所述支撑部件之间和/或所述半导体器件芯片、所述第二电极片与所述支撑部件之间形成空腔，并且所述支撑部件具有贯穿所述支撑部件且与所述空腔连通的通孔。所述半导体器件在使用时，通过该支撑部件上的通孔向该腔体内注入导电流体，有效提高器件封装的可靠性；对半导体器件芯片有良好的散热作用；同时具有良好的自保护功能，一旦液体泄漏，上电极或下电极自动与芯片开路。
-
公开(公告)号：CN111129110A
公开(公告)日：2020-05-08
申请号：CN201911250604.0
申请日：2019-12-09
申请人： 全球能源互联网研究院有限公司
IPC分类号： H01L29/06 , H01L29/40 , H01L29/739 , H01L29/78 , H01L29/868 , H01L21/329 , H01L21/331 , H01L21/336
摘要： 本发明提供一种功率芯片终端结构、功率芯片终端结构的制作方法和装置，在N型衬底(1)的正面形成P型场限环(2)、截止环(4)和氧化层；在P型场限环(2)、截止环(4)上设置引线孔，基于引线孔在氧化层的正面形成内置场板(6)和截止环金属(9)；在氧化层、内置场板(6)和截止环金属(9)的正面形成钝化层(7)，终端结构不易失效；本发明中内置场板(6)的长度要求不高，降低了设计难度和复杂度；本发明提高了终端结构抗表面电荷玷污能力，降低了功率芯片对电荷的敏感性，进而提高了终端结构的可靠性；本发明工艺简单，与功率芯片传统制造工艺兼容，可实施性强；本发明适用于IGBT、VDMOS、FRD等多种功率芯片。
-
-
-
-
-
-
-
-
-
搜索结果
124 条记录 (耗时 0.137 秒)
