公开(公告)号：CN104112665B

公开(公告)日：2018-09-18

申请号：CN201310141764.8

申请日：2013-04-22

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  洪培真 ,  孟令款 ,  朱慧珑

IPC分类号： H01L21/336 ,  H01L21/762 ,  H01L29/78 ,  H01L29/10

摘要： 本发明公开了一种半导体器件制造方法，包括：在衬底上形成沿第一方向延伸的多个鳍片和沟槽；在沟槽中形成浅沟槽隔离，浅沟槽隔离至少包括一个掺杂的隔离层；退火，使得掺杂的隔离层中杂质扩散进入相邻衬底沟道形成穿通阻挡层。依照本发明的半导体器件及其制造方法，在鳍片侧面的沟槽中形成多个掺杂层与隔离层的层叠，退火扩散形成了均匀、陡峭的穿通阻挡层，有效抑制了寄生沟道效应和沟道穿通效应并且简化了工艺，从而提高了器件可靠性。

公开(公告)号：CN108364910A

公开(公告)日：2018-08-03

申请号：CN201810143686.8

申请日：2018-02-11

申请人： 中国科学院微电子研究所

发明人： 徐秋霞 ,  周娜 ,  李俊峰 ,  洪培真 ,  许高博 ,  孟令款 ,  贺晓彬 ,  陈大鹏 ,  叶甜春

IPC分类号： H01L21/8238 ,  H01L27/092

CPC分类号： H01L21/823807 ,  H01L27/092

摘要： 本发明公开了一种纳米线阵列围栅MOSFET结构及其制作方法。其中，该制作方法包括：在衬底上形成由浅沟槽隔离区分隔开的N型MOSFET区域和/或P型MOSFET区域；在衬底上光刻出纳米线图案，并交替采用各向异性和各向同性等离子体刻蚀形成多层纳米线堆叠的硅纳米线阵列结构；在硅纳米线阵列结构的每个纳米线上形成牺牲氧化层，以调控纳米线的形状，然后去除牺牲氧化层；对于P型MOSFET区域，在硅纳米线上进行SiGe选择外延生长，SiGe上可选择覆盖Si膜作为保护膜，然后进行浓缩氧化，得到SiGe纳米线阵列结构；以及在纳米线阵列结构的周围制作高K栅介质层和金属栅层。该纳米线阵列围栅MOSFET结构既保留了Si纳米线围栅NMOSFET电子的良好迁移率，又提高了SiGe纳米线围栅PMOSFET的空穴迁移率。

公开(公告)号：CN105584986B

公开(公告)日：2018-02-09

申请号：CN201410571338.2

申请日：2014-10-23

申请人： 中国科学院微电子研究所

发明人： 李俊杰 ,  孟令款 ,  李春龙 ,  洪培真 ,  崔虎山 ,  李俊峰 ,  赵超

IPC分类号： B81C1/00 ,  B81B7/02

摘要： 本发明提供了一种硅深孔刻蚀方法，包括：a.在硅片(100)上均匀涂覆掩膜(101)，在掩膜(101)上形成所需图形；b.基于掩膜(101)图案，采用稳态工艺在所述硅片上刻蚀深孔(102)；c.在所述第一深孔(102)的侧壁及底部形成钝化层(200)；d.去除位于所述深孔(102)底部的钝化层(200)；e.采用bosch工艺进行交替深刻蚀，对深孔进行深化，得到加深的第二深孔(103)；f.去除钝化层(200)。本发明将稳态刻蚀工艺与bosch刻蚀工艺相结合，有效消除了槽顶部侧壁的锯齿形貌，并弱化了底切现象(under cut)，有效的提高了器件的可靠性与寿命。

公开(公告)号：CN105329846A

公开(公告)日：2016-02-17

申请号：CN201410395365.9

申请日：2014-08-12

申请人： 中国科学院微电子研究所

发明人： 洪培真 ,  杨涛 ,  孟令款 ,  李春龙 ,  李俊峰 ,  赵超

IPC分类号： B81C1/00

摘要： 本发明提供一种MEMS工艺中的刻蚀方法，包括：提供衬底；在所述衬底上形成掩膜层；采用等离子体刻蚀的方法，刻蚀衬底以形成沟槽；采用等离子气体进行钝化，在沟槽的表面上形成聚合物的钝化层；采用等离子体刻蚀的方法，去除沟槽底面上的钝化层；继续刻蚀衬底；去除钝化层以及掩膜层。在本发明中，在等离子体刻蚀的设备中完成首次刻蚀以及原位的钝化层的保护，工艺简单，集成度高且效率高。

公开(公告)号：CN104143534A

公开(公告)日：2014-11-12

申请号：CN201310173339.7

申请日：2013-05-10

申请人： 中国科学院微电子研究所

发明人： 秦长亮 ,  洪培真 ,  尹海洲 ,  殷华湘 ,  李俊峰 ,  赵超

IPC分类号： H01L21/8238

CPC分类号： H01L21/823814

摘要： 本发明公开了一种半导体器件制造方法，包括：在衬底上形成栅极堆叠；在衬底中进行掺杂形成源漏区；在源漏区上形成应力衬层；执行退火，激活源漏区中的掺杂剂，并同时提高应力衬层的致密性。依照本发明的半导体器件制造方法，在形成双应力衬层之后再进行退火以激活源漏区内掺杂剂，降低了NMOS区上张应力氮化硅衬层在dHF下刻蚀速率，避免了栅极两侧凹槽出现，提高了器件性能以及可靠性。

公开(公告)号：CN104112665A

公开(公告)日：2014-10-22

申请号：CN201310141764.8

申请日：2013-04-22

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  洪培真 ,  孟令款 ,  朱慧珑

IPC分类号： H01L21/336 ,  H01L21/762 ,  H01L29/78 ,  H01L29/10

CPC分类号： H01L29/66803 ,  H01L29/66795 ,  H01L29/1033 ,  H01L29/785

摘要： 本发明公开了一种半导体器件制造方法，包括：在衬底上形成沿第一方向延伸的多个鳍片和沟槽；在沟槽中形成浅沟槽隔离，浅沟槽隔离至少包括一个掺杂的隔离层；退火，使得掺杂的隔离层中杂质扩散进入相邻衬底沟道形成穿通阻挡层。依照本发明的半导体器件及其制造方法，在鳍片侧面的沟槽中形成多个掺杂层与隔离层的层叠，退火扩散形成了均匀、陡峭的穿通阻挡层，有效抑制了寄生沟道效应和沟道穿通效应并且简化了工艺，从而提高了器件可靠性。