公开(公告)号：CN101452210A

公开(公告)日：2009-06-10

申请号：CN200710094316.1

申请日：2007-11-28

Applicant: 上海华虹NEC电子有限公司

Inventor： 陈华伦 ,  陈雄斌 ,  陈瑜 ,  熊涛 ,  罗啸

IPC: G03F7/20

Abstract: 本发明公开了一种形成不同图形密度的光刻方法，用于刻蚀宏负载效应测试，该光刻方法至少使用两块具有不同图形密度的光刻掩膜版，其中至少一块光刻掩膜版上具有测试图形，在硅片上的某个成阵列的不同单元内利用上述不同图形密度的光刻掩膜板按预定的位置光刻，使该阵列形成图像均匀的光刻图形，最终得到整体光刻图形密度。通过至少两块具不同图形密度的光刻掩膜版在基本单元上组合光刻，形成具有图形密度不同的整体光刻图形，有效了减少了研究刻蚀宏负载过程中光刻掩膜版的数量，降低研究成本。

公开(公告)号：CN101442005A

公开(公告)日：2009-05-27

申请号：CN200710094259.7

申请日：2007-11-22

Applicant: 上海华虹NEC电子有限公司

Inventor： 陈华伦 ,  熊涛 ,  陈瑜 ,  罗啸

IPC: H01L21/3205 ,  H01L21/768 ,  H01L21/28

Abstract: 本发明公开了一种金属硅化物的制备方法，其在源漏注入完成后即淀积介质层，后刻蚀接触孔，之后将接触金属离子注入到接触孔底部并进行一次高温快速热退火的方式来形成金属硅化物。这种方法不仅与现有工艺流程完全兼容，而且无需增加任何光刻工艺，有效的降低了生产成本，可广泛应用于半导体器件制造中。

公开(公告)号：CN103579317A

公开(公告)日：2014-02-12

申请号：CN201210283178.2

申请日：2012-08-10

Applicant: 上海华虹NEC电子有限公司

Inventor： 陈瑜 ,  陈华伦 ,  罗啸

IPC: H01L29/423 ,  H01L21/28

CPC classification number: H01L29/4966 ,  H01L21/28097 ,  H01L21/28194 ,  H01L21/28229 ,  H01L29/42364 ,  H01L29/42372 ,  H01L29/4925

Abstract: 本发明公开了一种栅极结构，由依次形成于是硅衬底表面的栅极氧化层、栅极多晶硅或无定形硅、金属硅化物导电层以及顶部刻蚀阻挡层叠加而成，在栅极结构的侧面上形成有侧壁刻蚀阻挡层；器件的源漏区通过自对准接触孔引出，通过顶部刻蚀阻挡层和侧壁刻蚀阻挡层自对准定义出自对准接触孔和源漏区的接触区域。本发明还提供一种栅极结构的制造方法。本发明能使PMOS器件制作为表面沟道型PMOS器件，从而能降低PMOS器件的开启电压，还能使PMOS器件和NMOS器件实现集成，以及能实现器件源漏区的接触孔自对准，减少器件的尺寸并降低工艺成本。

公开(公告)号：CN103579079A

公开(公告)日：2014-02-12

申请号：CN201210271232.1

申请日：2012-07-31

Applicant: 上海华虹NEC电子有限公司

Inventor： 陈瑜 ,  罗啸 ,  陈华伦

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  H01L21/76224

Abstract: 本发明公开了一种抑制浅沟槽隔离工艺中双峰效应的方法，包括步骤：依次形成硬质掩模层；定义有源区并将有源区外部的硬质掩模层去除；进行离子注入将离子注入到有源区周侧的硅衬底中；进行热推阱将离子从有源区外部扩散到有源区的边缘区域中；进行浅沟槽刻蚀；在浅沟槽的表面形成第三氧化层；填充浅沟槽氧化层；对浅沟槽氧化层进行化学机械研磨。本发明方法通过在用硬质掩模层定义出有源区后，进行离子注入并进行热推阱工艺将注入在有源区外部的离子扩散到有源区的边缘区域中，能提高有源区边缘的掺杂浓度，从而能提高有源区边缘处的金属氧化物半导体器件的阈值电压，降低有源区边缘处器件漏电，能有效抑制浅沟槽隔离工艺中双峰效应。

公开(公告)号：CN103137694A

公开(公告)日：2013-06-05

申请号：CN201110397252.9

申请日：2011-12-02

Applicant: 上海华虹NEC电子有限公司

Inventor： 胡君 ,  石晶 ,  钱文生 ,  罗啸

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明公开了一种表面沟道场效应晶体管，包括：P型衬底上部形成有P阱和N阱，P阱上部两侧形成有N型源漏区，N阱上部两侧形成有P型源漏区；P型源漏区和N型源漏区旁侧形成有场氧区，P型源漏区和N型源漏区被场氧区隔离；P阱上方形成有栅氧化层、第一N+多晶硅层、第二N+多晶硅层和硅化钨层，P阱上方的栅氧化层、第一N+多晶硅层、第二N+多晶硅层和硅化钨层两侧形成有侧墙；N阱上方形成有栅氧化层、N-多晶硅层、第二N+多晶硅层和硅化钨层，N阱上方的栅氧化层、N-多晶硅、第二N+多晶硅层和硅化钨层两侧形成有侧墙。本发明还公开了一种表面沟道场效应晶体管的制造方法。本发明的场效应晶体管，在具备低阈值电压的同时具有稳定的电学性能。

公开(公告)号：CN102130168B

公开(公告)日：2013-04-24

申请号：CN201010027309.1

申请日：2010-01-20

Applicant: 上海华虹NEC电子有限公司

Inventor： 陈华伦 ,  刘剑 ,  陈瑜 ,  熊涛 ,  陈雄斌 ,  罗啸

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/762

Abstract: 本发明公开了一种隔离型LDNMOS器件，包括了漂移区、沟道区、源区、漏区以及多晶硅栅，在沟道区和漏区间形成有浅沟槽隔离。漂移区由一高压深N阱和一SONOS深N阱横向相连组成，高压深N阱的深度大于所述SONOS深N阱的深度；且高压深N阱处于沟道区的下方，SONOS深N阱形成于浅沟槽隔离场氧化层下方。本发明还公开了该隔离型LDNMOS器件的制造方法。本发明并不需要新加光罩，而仅是对现有隔离型LDNMOS的深N阱以及SONOS的深N阱的版图进行变动就能实现，能够使高压器件的击穿特性和源漏导通电阻特性同时优化，并能大大降低成本。

公开(公告)号：CN103033730A

公开(公告)日：2013-04-10

申请号：CN201110303185.X

申请日：2011-10-10

Applicant: 上海华虹NEC电子有限公司

Inventor： 罗啸 ,  石晶 ,  钱文生 ,  胡君

IPC: G01R31/26

Abstract: 本发明公开了一种判定PMOSFET器件硼穿通的方法，包括：采用相同的工艺流程和参数制造多组具有不同栅氧化层厚度的PMOSFET，每组包含两个多晶硅栅电极掺杂过程中采用类型相反离子注入其它结构完全相同PMOSFET，形成P型多晶硅栅极PMOSFET和N型多晶硅栅极PMOSFET；测量不同栅氧化层厚度PMOSFET的阈值电压；根据测得PMOSFET其各自的阈值电压与其各自栅氧化层厚度之间的关系制作关系图；沿N型多晶硅栅极PMOSFET的阈值电压值添加趋势线，将趋势线整体平移至P型多晶硅栅极PMOSFET的阈值电压值位置；通过P型多晶硅栅极PMOSFET的阈值电压值是否偏离平移后的趋势线判定是否发生硼穿通。本发明的判定PMOSFET器件硼穿通的方法能界定硼穿通发生的临界浓度，能快速准确的判定是否发生硼穿通。

公开(公告)号：CN103021824A

公开(公告)日：2013-04-03

申请号：CN201110282836.1

申请日：2011-09-22

Applicant: 上海华虹NEC电子有限公司

Inventor： 胡君 ,  罗啸 ,  刘冬华 ,  段文婷

IPC: H01L21/265 ,  H01L21/8238

Abstract: 本发明公开了一种在CMOS源漏掺杂时进行多晶硅栅注入的方法，多晶硅栅上形成有硅化钨和氮化硅，侧墙形成后，包括步骤：生长第一氧化层；淀积第二多晶硅层；淀积第三氧化层；对第三氧化层进行平坦化，将多晶硅栅上的氮化硅暴露出来；在多晶硅栅和源漏区中同时进行源漏离子注入；去除第三氧化层、第二多晶硅和第一氧化层；对注入离子进行热退火激活。本发明能使杂质离子同时注入到顶部形成有硅化钨和氮化硅的多晶硅栅和源漏区中，同时能避免源漏区中注入的结深太深。

公开(公告)号：CN101969029B

公开(公告)日：2012-10-03

申请号：CN200910057651.3

申请日：2009-07-27

Applicant: 上海华虹NEC电子有限公司

Inventor： 陈华伦 ,  陈瑜 ,  熊涛 ,  罗啸 ,  陈雄斌

IPC: H01L21/336 ,  H01L21/331 ,  H01L21/20

Abstract: 本发明公开了一种沟槽大功率器件沟道掺杂浓度调节方法；包括以下步骤：在初始硅材料上进行初始氧化硅和氮化硅薄膜生长；沟槽刻蚀，栅极氧化层生长；多晶硅栅极填充，多晶硅栅极回刻；P型基区扩散，制作N+源极或发射极；在沟槽刻蚀和栅极氧化层生长的步骤之间增加以下步骤：利用选择性外延工艺在沟槽表面生长外延，外延类型和掺杂浓度可以调节；去除表面的多晶硅。本发明可以实现沟道区域的均匀掺杂，根据需要对器件的开启电压，导通电阻，载流子的迁移率等进行调节，而不会受到器件的击穿电压等的限制。

公开(公告)号：CN101866873B

公开(公告)日：2012-08-01

申请号：CN200910057076.7

申请日：2009-04-16

Applicant: 上海华虹NEC电子有限公司

Inventor： 陈华伦 ,  陈雄斌 ,  陈瑜 ,  熊涛 ,  罗啸

IPC: H01L21/762 ,  H01L21/316 ,  H01L21/3105 ,  H01L21/311

Abstract: 本发明公开了一种多层集成电路中沟槽的填充方法，所述方法在硅片表面刻蚀出沟槽、且热氧化生长一层二氧化硅之后紧接进行如下步骤：第1步，在具有沟槽的硅片表面淀积一层二氧化硅，这一层二氧化硅是衬垫层；第2步，在衬垫层之上再淀积一层掺杂有p型或n型杂质的二氧化硅，所述有掺杂的二氧化硅既填充所述沟槽，又是第一层层间介质的材料；第3步，以化学机械研磨工艺对硅片表面的二氧化硅进行平坦化处理，直至达到第一层层间介质所要求的厚度。本发明巧妙地将沟槽的填充与ILD-1的制备合二为一，同时将ILD-1的材料确定为有掺杂的二氧化硅。有掺杂的二氧化硅具有非常好的流动性，因此完全可以满足不同宽度的深沟槽填充要求。