-
公开(公告)号：CN102446851B
公开(公告)日：2013-12-18
申请号：CN201010503967.3
申请日：2010-10-12
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/8234
Abstract: 本发明公开了一种在SONOS非挥发性存储器工艺中嵌入高压器件的方法，包括如下步骤：1)先为在衬底上进行场氧化区的制备，而后进行高压器件区的栅氧化层生长前的工艺步骤；2)接着生长高压器件区的栅氧化层；3)之后进行低压器件区中栅氧化层生长前的工艺步骤；4)紧接着为SONOS非挥发性存储器区隧道窗口注入和刻蚀；5)在整个衬底上生长ONO介质层；6)去除高压器件区上的ONO介质层；7)采用光刻胶保护非挥发性存储器区的ONO介质层和高压器件区的栅氧化层，去除衬底上的ONO介质层和衬底上的衬垫氧化层，之后去除光刻胶；8)最后生长低压器件区的栅氧化层。采用本发明的方法，提高了高压器件的可靠性。
-
公开(公告)号：CN103137672A
公开(公告)日：2013-06-05
申请号：CN201110382883.3
申请日：2011-11-25
Applicant: 上海华虹NEC电子有限公司
IPC: H01L29/49 , H01L21/28 , H01L21/8238
Abstract: 本发明公开了一种兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构及其制造方法，在硅衬底上依次包括以下的薄膜结构：栅极氧化膜、栅极多晶硅、金属钛以及氮化钛或者氮化钨、金属硅化物、自对准通孔用氮化硅；上述一系列膜整体构成MOSFET栅极膜层，亦即栅极层最终的图形纵向结构。本发明可以同时兼容SAC和表面沟道的工艺，从而既进一步缩小了器件尺寸，又降低了工作电压，提高了驱动电流，从而提高芯片整体性能。
-
公开(公告)号：CN102136493B
公开(公告)日：2013-02-13
申请号：CN201010027348.1
申请日：2010-01-21
Applicant: 上海华虹NEC电子有限公司
IPC: H01L29/78 , H01L29/06 , H01L27/04 , H01L21/336 , H01L21/77
Abstract: 本发明公开了一种高压隔离型LDNMOS器件，包括了一深N阱、沟道区、源区、漏区以及多晶硅栅，在漏区和沟道区之间的深N阱中形成有浅沟槽隔离，在浅沟槽隔离底部的深N阱中形成有一高压P阱和低压N阱，器件的漂移区由漏区和沟道区间的深N阱、低压N阱以及高压P阱组成。本发明还公开了该高压隔离型LDNMOS器件的制造方法。本发明并不需要新加光罩，而仅是对现有高压隔离型LDNMOS的高压P阱以及SONOS的低压N阱的版图进行变动就能实现，能够使高压器件的击穿特性和源漏导通电阻特性同时优化，并能大大降低成本。
-
公开(公告)号：CN102074478B
公开(公告)日：2012-10-03
申请号：CN200910201854.5
申请日：2009-11-24
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/336
Abstract: 本发明公开了一种沟槽式MOS的制造工艺方法，包括步骤：(1)完成传统沟槽式MOS工艺的P型体注入及推阱之后，依次生长衬垫氧化层和氮化硅作为硬掩模层；(2)光刻、刻蚀该硬掩模层定义沟槽及N型源极离子注入区域；(3)化学气相淀积TEOS氧化层；(4)TEOS氧化层回刻蚀，在硬掩模层侧壁形成侧墙；(5)沟槽刻蚀；(6)湿法刻蚀去除侧墙；(7)热氧生长栅极氧化层、栅极多晶硅填充沟槽及栅极氧化层回刻蚀；(8)利用硬掩模层自对准进行N型源极离子注入；(9)湿法刻蚀去除硬掩模层及N型源极离子注入区域上的栅极氧化层；(10)后续工艺同传统工艺一致。本发明不需要源极掩模版以及相应的光刻步骤，相比传统工艺简化了工艺流程，节省了成本。
-
公开(公告)号：CN102610521A
公开(公告)日：2012-07-25
申请号：CN201110021188.4
申请日：2011-01-19
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L29/08
Abstract: 本发明公开了一种非对称高压MOS器件的制造方法，包括步骤：在版图设计过程中对源区和源端的浅沟槽隔离区域的尺寸进行调节，保持源区和源端的浅沟槽隔离区域的总的横向尺寸不变、减少所述源端的浅沟槽隔离区域的横向尺寸、增大所述源区的横向尺寸；在制造过程中采用调节尺寸后的源端的浅沟槽隔离区域版图形成器件源端的浅沟槽。本发明还公开了一种非对称高压MOS器件结构。本发明能在保持器件的总尺寸不变的条件下，降低源端的等效通路电阻、提升器件的驱动电流。
-
Patent Agency Ranking
公开(公告)号：CN102487037A
公开(公告)日：2012-06-06
申请号：CN201010570837.1
申请日：2010-12-02
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/768 , H01L21/8238
Abstract: 本发明公开了一种缓冲高温工艺中薄膜局部应力释放的方法，包括以下步骤：步骤一、在晶圆上沉积一层或多层膜结构；步骤二、进行涂胶、光刻、蚀刻，形成器件所需要的图形；步骤三、完成700℃以下的非高温工艺；步骤四、沉积一层或多层膜结构；步骤五、700℃以上高温激活掺杂离子；步骤六、湿法剥去高温工艺前所沉积的膜。本发明通过在高温工艺之前沉积一层或多层膜，由于此时沉积的薄膜覆盖于整个晶圆的表面，下层薄膜的内部应力的释放将加之于整片晶圆之上，因此不易出现膜层的剥离并形成缺陷。
-
公开(公告)号：CN102487011A
公开(公告)日：2012-06-06
申请号：CN201010571218.4
申请日：2010-12-03
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/336 , H01L21/266
Abstract: 本发明公开了一种横向扩散金-氧-半场效应器件的低压倒置阱注入方法，包括如下步骤：(1)在硅片表面依次沉积垫层膜和硬质膜；(2)在硬质膜表面涂光刻胶、曝光，低压倒置阱注入区域的图形转移到光刻胶层上；(3)采用干法刻蚀刻开硬质膜，停在垫层膜上；(4)剥去光刻胶，将低压倒置阱注入区域图形转移到硬质膜层上；(5)以硬质膜为阻挡层，进行低压倒置阱的多步离子注入；(6)用湿法剥去硬质膜和垫层膜，完成整个低压倒置阱的离子注入过程。本发明以硬质膜作为低压倒置阱注入的阻挡层，以消除高低能离子注入的宽度差异，避免LDMOS器件特性参数的漂移。
-
公开(公告)号：CN102446962A
公开(公告)日：2012-05-09
申请号：CN201010507354.7
申请日：2010-10-14
Applicant: 上海华虹NEC电子有限公司
IPC: H01L29/423 , H01L21/285
Abstract: 本发明公开了一种兼容自对准孔的MOSFET闸极膜结构及其图形制作方法；在硅衬底上自下而上依次包括以下的薄膜结构：闸极氧化硅、闸极多晶硅、闸极金属硅化物、垫层氧化硅、顶层氮化硅。采用本发明的闸极膜层结构，不同区域的闸极多晶硅分别掺杂保证了不同型的MOS管的表面沟道，金属硅化物的结构可以满足足够大的驱动电流，而垫层氧化膜则缓冲了自对准孔工艺所需要的氮化硅膜与金属硅化物之间的应力，避免了在之后的高温工艺过程氮化硅膜的剥离。
-
公开(公告)号：CN102386096A
公开(公告)日：2012-03-21
申请号：CN201010270127.7
申请日：2010-08-31
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/336 , H01L21/265 , H01L21/311
Abstract: 本发明公开了一种改善LDMOS性能一致性和稳定性的方法；在高能和低能注入之间，通过利用等离子体刻蚀调节光刻窗口的尺寸，包括以下步骤：步骤一、利用光刻形成倒置阱注入光刻胶窗口；步骤二、高能离子注入；步骤三、利用离子体刻蚀扩大光刻胶窗口；步骤四、低能离子注入；步骤五、去光刻胶。本发明在高能和低能注入之间调节光刻窗口的尺寸，缩小高能及低能注入之间的宽度的差异，改善了LDMOS沟道杂质分布的均匀性。从而改善了LDMOS器件性能的一致性和稳定性。
-
公开(公告)号：CN102074478A
公开(公告)日：2011-05-25
申请号：CN200910201854.5
申请日：2009-11-24
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/336
Abstract: 本发明公开了一种沟槽式MOS的制造工艺方法，包括步骤：(1)完成传统沟槽式MOS工艺的P型体注入及推阱之后，依次生长衬垫氧化层和氮化硅作为硬掩模层；(2)光刻、刻蚀该硬掩模层定义沟槽及N型源极离子注入区域；(3)化学气相淀积TEOS氧化层；(4)TEOS氧化层回刻蚀，在硬掩模层侧壁形成侧墙；(5)沟槽刻蚀；(6)湿法刻蚀去除侧墙；(7)热氧生长栅极氧化层、栅极多晶硅填充沟槽及栅极氧化层回刻蚀；(8)利用硬掩模层自对准进行N型源极离子注入；(9)湿法刻蚀去除硬掩模层及N型源极离子注入区域上的栅极氧化层；(10)后续工艺同传统工艺一致。本发明不需要源极掩模版以及相应的光刻步骤，相比传统工艺简化了工艺流程，节省了成本。
-
-
-
-
-
-
-
-
-
Search Results
104
records
(took 0.039 seconds)
