包括多平面结构的非易失性存储装置

    公开(公告)号:CN107025934B

    公开(公告)日:2021-09-14

    申请号:CN201610997565.0

    申请日:2016-11-11

    Abstract: 一种非易失性存储装置包括:具有第一平面和第二平面的存储单元阵列和通过第一串选择线连接至第一平面并且通过第二串选择线连接至第二平面的地址译码器。地址译码器将串选择信号和串未选择信号提供给第一串选择线和第二串选择线。第一译码器基于对应于第一平面和第二平面的不同串选择线地址而将串选择信号和串未选择信号提供给每个平面中的第一串选择线和第二串选择线。

    半导体存储器装置
    52.
    发明公开

    公开(公告)号:CN112992198A

    公开(公告)日:2021-06-18

    申请号:CN202011498309.X

    申请日:2020-12-17

    Abstract: 提供了一种半导体存储器装置。为了允许在半导体存储器装置中密集集成大量的堆叠字线,电荷泵被包括在半导体存储器装置中。电荷泵使用电容器。电容器相对于密集集成来实现。一些组件放置在堆叠的字线下面,一些组件不在堆叠的字线下面。不在堆叠字线下面的电容器的容量由并联结构部分地提供。

    擦除非易失性存储器件的方法

    公开(公告)号:CN106297878B

    公开(公告)日:2019-12-31

    申请号:CN201610576999.3

    申请日:2011-08-26

    Abstract: 提供一种擦除包括多个存储单元串的非易失性存储器件的方法,多个存储单元串包括第一存储单元串和第二存储单元串。该方法包括:对第一存储单元串中包括的第一存储单元和第二存储单元串中包括的第二存储单元执行第一擦除操作;在执行第一擦除操作之后对第一存储单元执行第一擦除验证操作;在执行第一擦除验证操作之后对第二存储单元执行第二擦除验证操作;在第二擦除验证操作之后对第一存储单元和第二存储单元执行第二擦除操作;以及选择性地再次执行第一擦除验证操作和第二擦除验证操作中的至少一个,其中,第一存储单元中的至少一个和第二存储单元中的至少一个连接到一字线,并且第一存储单元串之一和第二存储单元串之一连接到一位线。

    存储装置和操作存储系统的方法

    公开(公告)号:CN105304114B

    公开(公告)日:2019-10-25

    申请号:CN201510451618.4

    申请日:2015-07-28

    Abstract: 提供了一种操作存储系统的方法和一种存储装置,所述存储系统包括在存储单元阵列中共同连接到第一信号线的存储单元,所述方法包括下述步骤:根据单元区域来划分存储单元;以及利用从多个读取参考中选择的并且分别与每个单元区域对应的读取参考来对设置在每个单元区域中的存储单元独立地执行读取操作。

    存储器件
    55.
    发明公开

    公开(公告)号:CN110021329A

    公开(公告)日:2019-07-16

    申请号:CN201811423583.3

    申请日:2018-11-27

    Abstract: 本发明公开了存储器件,所述存储器件包括:存储单元阵列,所述存储单元阵列包括多条字线、在所述多条字线上方的第一串选择线,以及在所述第一串选择线与所述多条字线之间的第二串选择线;以及控制器。在读取连接到所述多条字线中的第一字线的第一存储单元的数据的操作期间,所述控制器向所述第一串选择线供应第一电压并向所述第二串选择线供应第二电压,其中所述第二电压大于所述第一电压。

    存储设备、存储系统以及操作存储设备的方法

    公开(公告)号:CN105551519B

    公开(公告)日:2019-03-22

    申请号:CN201510702204.4

    申请日:2015-10-26

    Abstract: 本申请公开了存储设备、存储系统以及操作存储设备的方法。操作具有多个字线和多个位线的电阻式存储设备的方法包括选择连接到第一位线的一个或多个第一存储单元,选择连接到第二位线的一个或多个第二存储单元,并且使用第一写驱动器对第一和第二存储单元同时执行复位写操作。

    电阻式存储装置及其操作方法

    公开(公告)号:CN105632552B

    公开(公告)日:2018-12-21

    申请号:CN201510829049.2

    申请日:2015-11-25

    Abstract: 提供了电阻式存储装置及其操作方法。存储装置包括具有分别布置在多条第一信号线与多条第二信号线交叉的区域中的多个存储单元的存储单元阵列。存储装置还包括具有分别与所述多条第一信号线连接的多个行选择开关单元的解码器。所述多个行选择开关单元中的每个选择性地响应于第一开关信号和第二开关信号而将偏置电压施加到与所述多个行选择开关单元中的每个对应的第一信号线,其中,第一开关信号和第二开关信号的电压电平在激活状态下彼此不同。

Patent Agency Ranking