-
公开(公告)号:CN110729353A
公开(公告)日:2020-01-24
申请号:CN201910954352.3
申请日:2019-10-09
Applicant: 杭州电子科技大学
IPC: H01L29/51 , H01L21/329
Abstract: 本发明公开一种碳化硅功率器件AlON/Al2O3堆叠栅介质,所述电容结构包括:SiC衬底、堆叠栅介质层和正负金属电极;在所述SiC衬底层上设有SiC外延层;所述堆叠栅介质层包括Al2O3过渡层和AlON介质层;所述SiC外延层上设有所述Al2O3过渡层,所述Al2O3过渡层上设有所述AlON介质层;所述正负电极分别从所述AlON介质层的表面和所述SiC衬底的背面连接。本发明与应用厚度为50nm的SiO2介质层的常规器件比较,可以提高栅介质的临界击穿电场,提高了器件的可靠性。
-
公开(公告)号:CN110491861A
公开(公告)日:2019-11-22
申请号:CN201910785364.8
申请日:2019-08-23
Applicant: 杭州电子科技大学
Inventor: 王颖
IPC: H01L23/552 , H01L27/12
Abstract: 本发明公开一种抗辐射加固衬底,包括基底、N型宽禁带半导体层、第一P型掺杂层、P型外延层,所述N型宽禁带半导体层位于基底之上,所述第一P型掺杂层位于N型宽禁带半导体层之上,所述P型外延层位于第一P型掺杂层之上;本发明应用了P型重掺杂基底/N型轻掺杂宽禁带半导体层/第一P型重掺杂掺杂层结构方案,使N型宽禁带半导体层全耗尽,有效提高了基底到有源层的势垒高度,阻挡基底由于辐射射线产生的电子被漏极收集,同时N型宽禁带半导体层良好的抗辐射特性,增强衬底的抗单粒子辐照特性;此外,N型宽禁带半导体层降低了衬底泄漏电流,此复合衬底的器件兼顾了SOI衬底器件的优良特性,还解决了由于埋氧层导致的抗总剂量辐照能力差等问题。
-
公开(公告)号:CN105678683B
公开(公告)日:2019-05-21
申请号:CN201610068660.2
申请日:2016-01-29
Applicant: 杭州电子科技大学
Abstract: 本发明公开了一种三维模型的二维存储方法,利用二维平面图像存储三维模型的坐标数据。该方法读取三维模型,并进行空间变换,将其投影到坐标系平面上,每个面投影形成的模型深度信息即可转换为所对应二维平面的灰度信息。反之,利用生成的灰度图像,可以重新构建出原有模型。其生成的模型平面投影深度图在不进行复原的情况下也可以直观地获取原模型的三维特征,该方法可以运用在三维模型的保存上,也可以用在移动端和增强现实(AR)中应用,实现二维图像的三维可视化。
-
公开(公告)号:CN105870170B
公开(公告)日:2019-05-14
申请号:CN201610247230.7
申请日:2016-04-20
Applicant: 杭州电子科技大学
IPC: H01L29/10 , H01L29/423 , H01L29/739
Abstract: 本发明公开了一种肖特基结隧穿场效应晶体管,包括第一栅极、源区、漏区、沟道区、重掺杂pocket区、第一栅介质层、第二栅极和第二栅介质层;本发明在漏区利用金属或金属硅化物代替重掺杂的硅或者其他的半导体材料从而在漏区与沟道接触面形成了一个肖特基接触,由于肖特基势垒的存在使器件沟道区的能带弯曲变得缓慢从而使增大器件的隧穿势垒宽度,并且肖特基势垒的存在有效地调节了器件沟道区和漏区的电场分布,从而降低了肖特基结附近的电场强度,因此肖特基结隧穿晶体管可以有效的抑制短沟道效应,当其特征尺寸缩小到亚10纳米后仍然具有较好的开关特性。
-
公开(公告)号:CN105870182B
公开(公告)日:2019-02-19
申请号:CN201610250783.8
申请日:2016-04-20
Applicant: 杭州电子科技大学
IPC: H01L29/772 , H01L29/06 , H01L29/423
Abstract: 本发明公开一种三明治结构双栅垂直隧穿场效应晶体管,包括源区、漏区、沟道区、阻挡层、上绝缘介质层、下绝缘介质上栅极和下栅极;其中漏区和沟道区构成一个整体,采用同一种掺杂类型半导体材料,从漏区到沟道区的掺杂浓度相同,源区采用不同于漏区和沟道区的掺杂类型。源区和漏区中间有一层阻挡层,不直接接触。本发明使用对称垂直双栅结构,增加了隧穿接触面积,减小隧穿势垒宽度,增大导通电流,阻挡层和延伸的栅电极有效抑制了器件的关态漏电,通过减小体硅厚度和使用High‑K栅介质可以改善亚阈值斜率。相比于目前的MOS器件的较大的亚阈值斜率,较大的泄露电流,本发明优势明显,适合用于小尺寸器件领域。
-
公开(公告)号:CN109326637A
公开(公告)日:2019-02-12
申请号:CN201811208426.0
申请日:2018-10-17
Applicant: 杭州电子科技大学
IPC: H01L29/06 , H01L29/861
Abstract: 本发明提出一种高压功率器件的阶梯结终端扩展结构,包括二极管,所述二极管从下至上依次设有阴极、浓度N型掺杂SiC衬底、低浓度N型掺杂SiC外延层、高浓度P型掺杂SiC欧姆接触区、P型掺杂SiC阶梯结终端扩展区、阳极和氧化层,所述P型掺杂SiC阶梯结终端扩展区由高浓度结终端扩展区和低浓度结终端扩展区组成,所述高浓度结终端扩展区和低浓度结终端扩展区均为阶梯型;本发明提出通过结终端扩展结构中一个具有阶梯型的双区结终端扩展区,在工艺不变的情况下提高了双区P型掺杂SiC阶梯结终端扩展区结构的稳定性,使得本发明的结构耐压能力好,同时能够容忍更高浓度的结终端扩展区。
-
公开(公告)号:CN105870170A
公开(公告)日:2016-08-17
申请号:CN201610247230.7
申请日:2016-04-20
Applicant: 杭州电子科技大学
IPC: H01L29/10 , H01L29/423 , H01L29/739
CPC classification number: H01L29/7391 , H01L29/1025 , H01L29/42312
Abstract: 本发明公开了一种肖特基结隧穿场效应晶体管,包括第一栅极、源区、漏区、沟道区、重掺杂pocket区、第一栅介质层、第二栅极和第二栅介质层;本发明在漏区利用金属或金属硅化物代替重掺杂的硅或者其他的半导体材料从而在漏区与沟道接触面形成了一个肖特基接触,由于肖特基势垒的存在使器件沟道区的能带弯曲变得缓慢从而使增大器件的隧穿势垒宽度,并且肖特基势垒的存在有效地调节了器件沟道区和漏区的电场分布,从而降低了肖特基结附近的电场强度,因此肖特基结隧穿晶体管可以有效的抑制短沟道效应,当其特征尺寸缩小到亚10纳米后仍然具有较好的开关特性。
-
公开(公告)号:CN105845718A
公开(公告)日:2016-08-10
申请号:CN201610335266.0
申请日:2016-05-19
Applicant: 杭州电子科技大学
IPC: H01L29/417 , H01L29/423 , H01L29/739
Abstract: 本发明公开了一种4H?SiC沟槽型绝缘栅双极型晶体管,包括依次层叠设置的P型集电极区,N型漂移区,N型的电流增强层,P型基体区,P型体接触区,N型发射区、发射极金属和集电极金属;还包括第一沟槽与第二沟槽,所述第一沟槽与第二沟槽自器件的上表面穿透P型基体区终止在N型漂移区内;所述第一沟槽内填充第一氧化层和第一多晶硅,所述第二沟槽内的第二多晶硅底部被重掺杂的P型区与N型漂移区隔开,侧面被第二氧化层与P型体接触区、P型基体区及N型漂移区隔开;所述的重掺杂屏蔽区通过第二多晶硅与发射极连接。本发明减小了4H?SiC沟槽IGBT的栅氧底部拐角的电场强度,达到降低器件的正向导通压降以减小器件损耗的目的。
-
公开(公告)号:CN105679859A
公开(公告)日:2016-06-15
申请号:CN201610248271.8
申请日:2016-04-20
Applicant: 杭州电子科技大学
IPC: H01L31/0304 , H01L31/119
CPC classification number: H01L31/119 , H01L31/03048
Abstract: 本发明公开一种基于双异质结HEMT的高增益X射线探测器。包括AlGaN势垒层、GaN沟道层、AlGaN背势垒缓冲层、衬底、Si3N4钝化层、栅极、源极和漏极;探测器结构中的沟道层与背势垒缓冲层界面在辐照过程中因空穴积累,引起势垒高度降低,导致沟道电子电流变化,最终产生极高的电流增益。本发明X射线探测器基于GaN基材料体系,具有强抗电离辐射能力,同时具有极高电流增益,弥补了GaN材料对X射线吸收效率低的缺陷,并且消除了传统GaN肖特基X射线探测器响应时间长的问题。
-
公开(公告)号:CN119403169A
公开(公告)日:2025-02-07
申请号:CN202411503530.8
申请日:2024-10-25
Applicant: 杭州电子科技大学
IPC: H10D30/47 , H10D30/01 , H10D62/852
Abstract: 本发明公开了包含嵌入层的增强型AlGaN/GaN HEMT器件。包括自下而上层叠的硅衬底、成核层、缓冲层、P嵌入层、N嵌入层、沟道层、势垒层和钝化层,以及位于钝化层的两侧的源极和漏极,位于源极和漏极之间的p‑GaN层,位于p‑GaN层上方的栅极。所述漏极从钝化层表面延伸至沟道层上表面,并与沟道层、势垒层、钝化层直接电接触。所述p‑GaN层嵌入钝化层直至与势垒层的上表面接触。所述源极从钝化层表面延伸至P嵌入层内,并与P型嵌入层、N型嵌入层、沟道层、势垒层、钝化层直接电接触。本申请在提高器件的关态耐压能力且不损失输出特性的同时,优化了器件的动态导通电阻特性。
-
-
-
-
-
-
-
-
-