公开(公告)号：CN104254890B

公开(公告)日：2017-03-08

申请号：CN201380012540.5

申请日：2013-03-05

Applicant: 夏普株式会社

Inventor： 堀内智 ,  田中信也 ,  田川晶 ,  岩瀬泰章 ,  水永隆行 ,  岩本明久

IPC: G11C19/28 ,  G02F1/133 ,  G09G3/20 ,  G09G3/36 ,  G11C19/00

CPC classification number: G09G3/3677 ,  G09G3/3674 ,  G09G2310/0281 ,  G09G2310/0286 ,  G11C19/28 ,  G11C27/04

Abstract: 一种移位寄存器，在第1中间级和第2中间级中均设有：第1输入端子，其中输入时钟信号；第2输入端子，其中输入与上述时钟信号不同相位的时钟信号；输出端子，其通过输出晶体管连接到第1输入端子；以及设定电路，其连接到第2输入端子和输出晶体管，用于设定输出晶体管的控制端子的电位，在第2中间级中设有连接到上述设定电路并输入控制信号的控制电路，将在输入到初级的移位起始信号成为激活后直至末级的输出从激活变成非激活为止的期间设为动作期间，在输入到第2中间级的第1输入端子的时钟信号在动作期间开始后初次激活了时，输入到第2中间级的第2输入端子的时钟信号为非激活。由此，抑制各级中输入多个时钟信号的移位寄存器的误动作。

公开(公告)号：CN103299431B

公开(公告)日：2016-06-15

申请号：CN201280005200.5

申请日：2012-01-05

Applicant: 夏普株式会社

Inventor： 川岛慎吾 ,  中田幸伸 ,  村井淳人 ,  田中信也

IPC: H01L29/786

CPC classification number: H01L29/78693 ,  H01L29/247 ,  H01L29/41733 ,  H01L29/78606 ,  H01L29/78609 ,  H01L29/78633 ,  H01L29/7869 ,  H01L29/78696

Abstract: 本发明的半导体装置(100A)包括：具有第一接触区域(4a)和第二接触区域(4b)以及位于第一接触区域(4a)与第二接触区域(4b)之间的沟道区域(4c)的氧化物半导体层(4)；在氧化物半导体层(4)上以与第一接触区域(4a)接触的方式形成的源极电极(5)；和在氧化物半导体层(4)上以与第二接触区域(4b)接触的方式形成的漏极电极(6)。氧化物半导体层(4)的所有侧面位于栅极电极(2)上，源极电极(5)的宽度大于氧化物半导体层(4)的宽度，漏极电极(6)的宽度大于氧化物半导体层(4)的宽度。

公开(公告)号：CN102834871B

公开(公告)日：2015-06-10

申请号：CN201180017672.8

申请日：2011-01-06

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  田中信也 ,  嶋田纯也 ,  山崎周郎

IPC: G11C19/28 ,  G09G3/20 ,  G09G3/36 ,  G11C19/00

CPC classification number: G11C19/184 ,  G09G3/3677 ,  G09G2310/0267 ,  G09G2310/0286 ,  G11C19/28

Abstract: 将单位电路(11)进行级联，以构成移位寄存器。单位电路(11)所包含的电容(Cap2)的一个电极与晶体管(T2)的栅极端子(节点(N1))相连接，其另一个电极与节点(N2)相连接。在节点(N1)的电位为低电平时，由晶体管(T3～T5)所构成的补偿电路对节点(N2)提供时钟信号(CKB)，在节点(N1)的电位为高电平时，由晶体管(T3～T5)所构成的补偿电路对节点(N2)施加低电平电位。由此，即使在晶体管(T2)的栅极电位随着时钟信号(CK)的变化而发生变化时，也会经由电容(Cap2)来提供抵消该变化的信号，从而使晶体管(T2)的栅极电位保持稳定。由此，来防止输出晶体管的控制端子电位随着时钟信号的变化而发生变化。

公开(公告)号：CN102473368B

公开(公告)日：2014-09-17

申请号：CN201080031668.2

申请日：2010-04-02

Applicant: 夏普株式会社

Inventor： 吉田昌弘 ,  小笠原功 ,  田中信也

IPC: G09F9/30 ,  G02F1/1368 ,  H01L29/786

CPC classification number: G09G3/3674 ,  G02F1/13452 ,  G02F1/13454 ,  G02F1/13458 ,  G09G3/3677 ,  H01L27/124 ,  H01L27/3241 ,  H01L27/3276

Abstract: 线宽度较宽的干配线(13a)设置在比线宽度较窄的支配线(13b)靠上的层，在干配线(13a)与支配线(13b)电连接的区域内，干配线(13a)和支配线(13b)隔着栅极绝缘膜在俯视时重叠，在上述栅极绝缘膜中形成有接触孔，使得支配线(13b)露出，干配线(13a)与支配线(13b)通过设置在接触孔中的连接导体电连接。因此，可以实现难以发生断线不良、线宽度异常的、能够抑制驱动电路区域的扩大的TFT阵列基板。

公开(公告)号：CN102067072B

公开(公告)日：2013-08-21

申请号：CN200980122922.7

申请日：2009-04-30

Applicant: 夏普株式会社

Inventor： 今井元 ,  北川英树 ,  田中信也

IPC: G06F3/041 ,  G01J1/42 ,  G02F1/133 ,  G09G3/20 ,  G09G3/36

CPC classification number: G06F3/0412 ,  G01J1/46 ,  G02F1/13318 ,  G02F1/13338 ,  G09G3/3648 ,  G09G2300/0417 ,  G09G2300/0876

Abstract: 矩阵型显示装置具备设置于显示区域并输出与照射光的强度对应的信号的光传感器(54)、构成将上述信号作为栅极输入的源极跟随器的n沟道型TFT(52)以及通过检测TFT(52)的源极跟随器输出来进行上述照射光的强度的检测的光强度检测单元，对TFT(52)的漏极输入第1脉冲信号(Vpulse2)，所述第1脉冲信号(Vpulse2)具有在上述信号输入到TFT(52)的栅极的状态下从低电平上升到高电平的第1脉冲。

公开(公告)号：CN101978505B

公开(公告)日：2013-03-13

申请号：CN200980110296.X

申请日：2009-01-27

Applicant: 夏普株式会社

Inventor： 田中信也 ,  菊池哲郎 ,  今井元 ,  北川英树 ,  片冈义晴

IPC: H01L29/786 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/336

CPC classification number: H01L27/12 ,  G09G3/3677 ,  H01L27/1214 ,  H01L27/124 ,  H01L27/1255 ,  H01L27/13 ,  H01L28/86

Abstract: TFT(61)具备：第1电容(61b)，其由第2电容电极(64a)和连接到源极电极(62)的第1电容电极(62a)形成；第2电容(61c)，其由第3电容电极(62b)和第4电容电极(64b)形成；第1引出配线(62i)；第2引出配线(64h)，其连接到栅极电极(64)；第3引出配线(62j)；第4引出配线(64i)；第1配线(62c)；以及第2配线(64c)。由此，实现即使连接到TFT主体部的电容发生了漏电也难以使TFT整体的成品率降低的TFT。

公开(公告)号：CN102870220A

公开(公告)日：2013-01-09

申请号：CN201180021486.1

申请日：2011-02-23

Applicant: 夏普株式会社

Inventor： 西村淳 ,  北川英树 ,  村井淳人 ,  今井元 ,  田中信也 ,  今出光则 ,  菊池哲郎 ,  嶋田纯也 ,  森本一典

IPC: H01L29/786 ,  G02F1/1345 ,  G02F1/1368 ,  H01L27/146

CPC classification number: H01L29/78663 ,  G02F1/13338 ,  G02F1/13624 ,  G06F3/0412 ,  H01L27/0207 ,  H01L27/0705 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1251 ,  H01L29/78633 ,  H01L29/7869

Abstract: 氧化物TFT元件（3）的源漏电极层（3s、3d）由第一导电层形成，氧化物TFT元件（3）的栅极电极（3g）和a-SiTFT元件（5）的栅极电极（5g）由作为相同导电层的第二导电层形成，a-SiTFT元件（5）的源漏电极层（5s、5d）由第三导电层形成，在绝缘基板（2）叠层各导电层的厚度方向上，上述第三导电层形成于上述第二导电层的上层，上述第一导电层形成于上述第二导电层的下层。因此，能够实现能提高形成于绝缘基板上的晶体管元件的集成度的电路基板。

公开(公告)号：CN102870163A

公开(公告)日：2013-01-09

申请号：CN201180021264.X

申请日：2011-01-28

Applicant: 夏普株式会社

Inventor： 嶋田纯也 ,  田中信也 ,  菊池哲郎 ,  山崎周郎 ,  吉田昌弘 ,  堀内智 ,  小笠原功

IPC: G11C19/00 ,  G09G3/20 ,  G09G3/36

CPC classification number: G11C19/28 ,  G09G3/3677

Abstract: 本发明具有：第i电路部（1a、1b）（i为各个1≤i≤N（N为2以上的整数）的整数），其级联连接有多个移位寄存器级（SR1、SR2、…、SRn），通过上述第i电路部（1a、1b）各自专用的供给配线（10b、10c、10e、10f）被供给驱动各上述移位寄存器级（SR1、SR2、…、SRn）的驱动信号（CKA1、CKA2、CKB1、CKB2）；和上述供给配线（10b、10c、10e、10f）。

公开(公告)号：CN102834871A

公开(公告)日：2012-12-19

申请号：CN201180017672.8

申请日：2011-01-06

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  田中信也 ,  嶋田纯也 ,  山崎周郎

IPC: G11C19/28 ,  G09G3/20 ,  G09G3/36 ,  G11C19/00

CPC classification number: G11C19/184 ,  G09G3/3677 ,  G09G2310/0267 ,  G09G2310/0286 ,  G11C19/28

Abstract: 将单位电路(11)进行级联，以构成移位寄存器。单位电路(11)所包含的电容(Cap2)的一个电极与晶体管(T2)的栅极端子(节点(N1))相连接，其另一个电极与节点(N2)相连接。在节点(N1)的电位为低电平时，由晶体管(T3～T5)所构成的补偿电路对节点(N2)提供时钟信号(CKB)，在节点(N1)的电位为高电平时，由晶体管(T3～T5)所构成的补偿电路对节点(N2)施加低电平电位。由此，即使在晶体管(T2)的栅极电位随着时钟信号(CK)的变化而发生变化时，也会经由电容(Cap2)来提供抵消该变化的信号，从而使晶体管(T2)的栅极电位保持稳定。由此，来防止输出晶体管的控制端子电位随着时钟信号的变化而发生变化。

公开(公告)号：CN102428521A

公开(公告)日：2012-04-25

申请号：CN200980159346.3

申请日：2009-12-25

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  田中信也 ,  山崎周郎 ,  嶋田纯也

IPC: G11C19/28 ,  G09G3/20 ,  G09G3/36 ,  G11C19/00

CPC classification number: G09G3/20 ,  G09G3/3677 ,  G09G2300/0426 ,  G09G2310/0267 ,  G09G2310/0286 ,  G09G2310/0291 ,  G09G2330/021 ,  G11C19/28

Abstract: 本发明提供移位寄存器。将包括自举电路的单位电路(10)多级连接，构成移位寄存器。在单位电路(10)中，晶体管(11)为导通状态、且时钟信号(CK)为高电平的期间，为时钟通过期间。在一个导通端子与晶体管(11)的栅极连接的晶体管中，使在时钟通过期间栅极被提供低电平电位而成为截止状态、另一个导通端子被施加低电平电位的晶体管(12)、(14)的沟道长度比晶体管(11)的沟道长度长。由此，能够削减时钟通过期间的泄漏电流，抑制晶体管(11)的栅极电位的变动，防止输出信号变钝。