公开(公告)号：CN115088076A

公开(公告)日：2022-09-20

申请号：CN202180013505.X

申请日：2021-02-25

Applicant: 国际商业机器公司

Inventor： K·巴拉克瑞什那 ,  B·海克马特少塔巴瑞 ,  A·雷茨尼采克 ,  安藤崇志

IPC: H01L27/24 ,  H01L45/00 ,  H01L29/49 ,  H01L29/66

Abstract: 一种方法可以包括形成一个堆叠在另一个顶上并且由电阻式随机存取存储器结构分开的两个垂直传输场效应晶体管。两个垂直传输场效应晶体管可以包括源极(104,112)、沟道(106,110)和漏极，其中，电阻式随机存取存储器结构的接触层(152)用作两个垂直传输场效应晶体管的漏极。形成两个垂直传输场效应晶体管可以进一步包括形成第一源极(104)和第二源极(112)。第一源极(104)是底部源极，第二源极(112)是顶部源极。该方法可以包括形成围绕沟道(106,110)的栅极导体层(138,140)。电阻式随机存取存储器结构可包含由尖头界定的刻面外延体(144)。刻面外延体(144)的尖端可以朝向彼此垂直延伸。刻面外延体(144)可以在两个垂直传输场效应晶体管之间。

公开(公告)号：CN114747015A

公开(公告)日：2022-07-12

申请号：CN202080083203.5

申请日：2020-12-04

Applicant: 国际商业机器公司

Inventor： A·雷茨尼采克 ,  B·海克马特少塔巴瑞 ,  安藤崇志 ,  K·巴拉克瑞什那

IPC: H01L27/24

Abstract: 一种单晶体管双电阻器(1T2R)电阻式随机存取存储器(ReRAM)结构及用于形成所述结构的方法，包括形成垂直场效应晶体管(VFET)，所述VFET包括位于沟道区域(502)上方和介电盖(708)下方的外延区域(810)。外延区域(810)包括由水平延伸超过沟道区域(502)的 平面界定的三角形形状的两个相对的突出区域。在VFET上共形地沉积ReRAM堆叠体。ReRAM堆叠体包括直接位于外延区域(810)上方的氧化物层(1910)、直接在氧化物层(1910)上方的顶部电极层(1912)和在顶部电极层(1912)上方的金属填充物(1920)。外延区域(810)的两个相对的突出区域中的每个充当ReRAM堆叠体的底部电极。

公开(公告)号：CN114613804A

公开(公告)日：2022-06-10

申请号：CN202111429450.9

申请日：2021-11-29

Applicant: 国际商业机器公司

Inventor： 安藤崇志 ,  A·雷茨尼采克 ,  P·哈希米 ,  谢瑞龙

IPC: H01L27/24 ,  H01L45/00

Abstract: 一种交叉式ReRAM包括基板、在基板的上表面上彼此平行地延伸的多个第一列，其中多个第一列中的每一个包括由多个层组成的电阻式随机存取存储器(ReRAM)堆叠。多个第二列彼此平行地延伸，并且多个第二列垂直于多个第一列地延伸，其中多个第二列位于多个第一列之上，以使得多个第二列跨越多个第一列。介电层填充在多个第一列与多个第二列之间的空间中，其中，介电层与ReRAM堆叠的多个层中的每个层的侧壁直接接触。

公开(公告)号：CN104658912B

公开(公告)日：2017-08-29

申请号：CN201410655550.7

申请日：2014-11-18

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  E·C·哈利 ,  柯玥 ,  A·克哈基弗尔鲁茨 ,  A·雷茨尼采克

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/41

CPC classification number: H01L29/7842 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851

Abstract: 本公开涉及半导体结构及其形成方法。半导体结构可包含半导体鳍、半导体鳍之上的栅极、栅极的侧壁上的间隔件、间隔件之下的半导体鳍的端部中的带角度的凹陷区域、以及填充带角度的凹陷的第一半导体区域。带角度的凹陷可以是v形的或Σ形的。该结构还可包含接触第一半导体区域和衬底的第二半导体区域。可通过在衬底上的半导体鳍的一部分之上形成栅极、在栅极的侧壁上形成间隔件、去除半导体鳍的不被间隔件和栅极覆盖的部分以露出鳍的侧壁、蚀刻鳍的侧壁以在间隔件之下形成带角度的凹陷区域、以及用第一外延半导体区域填充带角度的凹陷区域，来形成所述结构。

公开(公告)号：CN104051502B

公开(公告)日：2017-04-26

申请号：CN201410089855.6

申请日：2014-03-12

Applicant: 国际商业机器公司

Inventor： T·N·亚当 ,  程慷果 ,  B·B·多里斯 ,  P·哈希米 ,  A·卡基菲鲁兹 ,  A·雷茨尼采克

IPC: H01L29/06

CPC classification number: H01L29/785 ,  H01L29/66795

Abstract: 本发明涉及通过阳极化形成具有介质隔离的体SiGe鳍片。提供了一种制造半导体器件的方法，该方法包括：提供包括硅层、掺杂半导体层和未掺杂硅锗层的材料叠层。通过蚀刻穿过未掺杂硅锗层、掺杂半导体层并且蚀刻含硅层的一部分，由材料叠层形成至少一个鳍片结构。形成与至少一个鳍片结构的至少一个端部接触的隔离区域。阳极化工艺去除至少一个鳍片结构的掺杂半导体层以提供空隙。沉积介质层以填充在硅层和掺杂半导体层之间的空隙。然后在至少一个鳍片结构的沟道部分形成源极和漏极区域。

公开(公告)号：CN104218086B

公开(公告)日：2017-04-12

申请号：CN201410238899.0

申请日：2014-05-30

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  B·B·多里斯 ,  P·哈希米 ,  A·卡基菲鲁兹 ,  A·雷茨尼采克

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L21/823431 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/1207 ,  H01L27/1211 ,  H01L29/66795

Abstract: 本发明涉及具有共面形貌的多高度FINFET。提供了一种半导体结构，其具有有着可变高度的半导体鳍而没有任何不适当的形貌。所述半导体结构包括具有第一半导体表面和第二半导体表面的半导体衬底，其中所述第一半导体表面位于所述第二半导体表面上方并且从所述第二半导体表面垂直偏移。氧化物区域直接位于所述第一半导体表面和/或所述第二半导体表面上。具有第一高度的第一组第一半导体鳍位于所述半导体衬底的所述第一半导体表面上方。具有第二高度的第二组第二半导体鳍位于所述第二半导体表面上方，其中所述第二高度不同于所述第一高度，并且其中每个第一半导体鳍和每个第二半导体鳍具有彼此共面的最上表面。

公开(公告)号：CN106024787A

公开(公告)日：2016-10-12

申请号：CN201610177197.5

申请日：2016-03-25

Applicant: 国际商业机器公司

Inventor： V·S·巴斯克 ,  A·雷茨尼采克

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10826 ,  H01L27/10832 ,  H01L27/10867 ,  H01L27/1087 ,  H01L27/10879 ,  H01L29/7856 ,  H01L2029/7858 ,  H01L27/10805 ,  H01L27/10847

Abstract: 公开了半导体装置及其制造方法。一种半导体结构包括用于finFET鳍的替代带，该替代带提供存储电容器与鳍之间的连通。存储电容器位于在衬底中形成的深沟槽中，并且鳍被形成在衬底的表面上。替代带允许鳍电连接到存储电容器，并且与存储电容器和鳍直接物理连通。可以通过去除牺牲带并且合并从鳍外延生长的材料和从电容器外延生长的材料来形成替代带。相对于从电容器生长的外延生长材料，以更慢速度生长从鳍生长的外延生长材料。通过在替代带形成之前去除牺牲带，限制了可能导致相邻电容器之间短路的外延过生长。

公开(公告)号：CN103227104A

公开(公告)日：2013-07-31

申请号：CN201310022134.9

申请日：2013-01-21

Applicant: 国际商业机器公司

Inventor： T·N·亚当 ,  程慷果 ,  何虹 ,  A·卡基菲鲁兹 ,  李金红 ,  A·雷茨尼采克

IPC: H01L21/20

CPC classification number: H01L21/0245 ,  H01L21/02381 ,  H01L21/02447 ,  H01L21/02507 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66636 ,  H01L29/7848

Abstract: 本发明的一些实施例涉及改进的硅碳膜结构和方法。公开了一种改进的硅碳膜结构。该膜结构包括硅碳和硅的多个层。该多个层形成具有增加的代位碳含量的应力膜结构，并且用于诱发改善特定类型的场效应晶体管的载流子迁移率的应力。

公开(公告)号：CN100573906C

公开(公告)日：2009-12-23

申请号：CN200710086002.7

申请日：2007-03-07

Applicant: 国际商业机器公司

Inventor： S·W·比德尔 ,  D·K·萨达那 ,  A·雷茨尼采克 ,  J·P·德索萨 ,  K·W·施瓦茨

IPC: H01L29/02 ,  H01L29/78 ,  H01L21/20 ,  H01L21/336

CPC classification number: H01L29/1054 ,  H01L21/823807 ,  H01L29/78 ,  H01L29/7843

Abstract: 描述了一种用于控制应变半导体层中位错行为的结构和方法，引入缓变合金区域以提供应变梯度，从而改变位错在接近MOSFET的源极和漏极的半导体层中向上传播或滑移的斜率或曲率。应变半导体层的上表面可以是粗糙的和/或包含构图的介质层或硅化物，从而在选定的表面区域内捕获位错的上端。本发明解决了位错段同时经过MOSFET的源极和漏极时产生泄漏电流或两者间短路的问题。