公开(公告)号：CN102097476A

公开(公告)日：2011-06-15

申请号：CN201010569545.6

申请日：2010-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光茗 ,  余俊磊 ,  周建志 ,  蔡俊琳

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/762 ,  H01L21/8234

CPC classification number: H01L21/823462 ,  H01L21/823418 ,  H01L21/823481 ,  H01L29/0653 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供的集成电路结构与其形成方法，该集成电路结构包括半导体基板与高电压金属氧化物半导体元件。高电压金属氧化物半导体元件包括具有第一导电性的第一高电压阱区位于半导体基板中；具有第二导电性的漏极区位于半导体基板中，该第一导电性与第二导电性相反，且漏极区与高电压阱区分开；栅极介电层，且至少部分栅极介电层直接位于第一高电压阱区上；以及栅极位于栅极介电层上，其中栅极介电层包括底栅极氧化区；以及氮化硅区，位于底栅极氧化区上。本发明可节省两道光刻掩模及工艺成本。

公开(公告)号：CN101626031B

公开(公告)日：2011-04-20

申请号：CN200910134320.5

申请日：2009-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏如意 ,  蒋柏煜 ,  黄宗义 ,  蔡俊琳 ,  周建志 ,  龚正

IPC: H01L29/78 ,  H01L29/38

CPC classification number: H01L29/4983 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/1045 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本发明提供一种半导体结构，该结构包括一第一阱区，位于一半导体基板上，其具有一第一导电类型；一第二阱区，位于半导体基板上，且横向邻接于第一阱区，第二阱区具有相反于第一导电类型的一第二导电类型；一栅极介电质，从第一阱区上方延伸至第二阱区上方；一漏极区域，位于第二井区中；一源极区域，位于闸极介电质的一侧，并位于汲极区域与闸极介电质邻接侧的相反侧；一栅极，位于栅极介电质上，其中栅极包括直接位于第二阱区上方的一第一部分区域和直接位于第一阱区上方的一第二部分区域，其中第一部分区域具有一第一掺质浓度，其小于第二部分区域具有的一第二掺质浓度。本发明能够降低源极对漏极的导通电阻，以及降低HVMOS元件的漏电流。

公开(公告)号：CN220963350U

公开(公告)日：2024-05-14

申请号：CN202322419525.6

申请日：2023-09-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋主名 ,  钟于彰 ,  周建志 ,  陈映州 ,  邱奕凯 ,  陈斐筠 ,  林其德

IPC: H01L27/092 ,  H01L29/423 ,  H01L29/51

Abstract: 本实用新型实施例的各种实施例涉及集成芯片。集成芯片包括具有一个或多个内部表面的衬底，一个或多个内部表面在衬底的上表面内形成凹陷。源极/漏极区设置在衬底中，在凹陷的相对侧上。第一栅极介电质沿一个或多个内部表面形成的凹陷配置，第二栅极介电质配置在第一栅极介电质之上和凹陷之内。栅极设置在第二栅极介电质上。第二栅极介电质包括一个或多个从第二栅极介电质的凹陷上表面向外延伸并沿第二栅极介电质的相对侧配置的凸起。