-
公开(公告)号:CN103325751A
公开(公告)日:2013-09-25
申请号:CN201310232602.5
申请日:2013-06-09
Applicant: 华进半导体封装先导技术研发中心有限公司
IPC: H01L23/485 , H01L21/60
CPC classification number: H01L2224/11 , H01L2224/13 , H01L2224/13083 , H01L2924/00012
Abstract: 本发明涉及一种微凸点结构及其制备方法,尤其是一种台阶型微凸点结构及其制备方法,属于半导体封装的技术领域。按照本发明提供的技术方案,所述台阶型微凸点结构,包括基板体及位于所述基板体上的连接电极层、钝化层及凸点下金属化层;所述凸点下金属化层上设有金属柱;所述金属柱至少包括第一柱体层及位于所述第一柱体层上的第二柱体层;所述第一柱体层与凸点下金属化层电连接,第二柱体层与第一柱体层间形成台阶;第二柱体层的上方设有阻挡金属层,所述阻挡金属层上设有焊料帽。结构简单紧凑,制作工艺简单,控制精度高,避免造成封装结构短路,提高封装的可靠性。
-
公开(公告)号:CN103311189A
公开(公告)日:2013-09-18
申请号:CN201310237662.6
申请日:2013-06-17
Applicant: 华进半导体封装先导技术研发中心有限公司
IPC: H01L23/13
Abstract: 本发明提供了一种柔性基板多层封装装置,可以有效减小封装后柔性基板的整体体积,其技术方案是这样的:一种柔性基板多层封装装置,其包括两侧的U形封装头,所述两侧的封装头可以相向运动,其特征在于:所述U形封装头纵向交错布置,所述一侧U形封装头的一端与另一侧U形封装头凹槽配合。
-
公开(公告)号:CN106783643A
公开(公告)日:2017-05-31
申请号:CN201611248052.6
申请日:2016-12-29
Applicant: 华进半导体封装先导技术研发中心有限公司
IPC: H01L21/56 , H01L21/782 , H01L23/31
CPC classification number: H01L2224/19 , H01L21/56 , H01L21/782 , H01L23/31
Abstract: 本发明实施例公开了一种芯片及其封装方法,该芯片封装方法包括:将晶片贴附在贴片膜上并将晶片切割为多个芯片,其中,晶片的正面与贴片膜贴合;拉伸贴片膜以使贴附在贴片膜上的任意相邻两个芯片之间具有间隙;在任意相邻两个芯片之间的间隙内放置导电体,并在多个芯片的背离贴片膜的第一表面上形成绝缘层且露出导电体;去除贴片膜,并在多个芯片上布线且布线完成后切割以形成多个芯片产品。与现有技术相比,本发明实施例中无需提供一承载片并在承载片上贴芯片粘结胶以作为临时键合结构,也无需采用贴片工艺将裁切好的多个芯片按照一定间隔倒装在粘结胶上,因此无需采用临时键合工艺和贴片工艺,减少了封装工艺流程,降低了封装成本。
-
公开(公告)号:CN103579206B
公开(公告)日:2016-09-21
申请号:CN201310548113.0
申请日:2013-11-07
Applicant: 华进半导体封装先导技术研发中心有限公司
CPC classification number: H01L24/73 , H01L2224/16225 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/15153 , H01L2924/15311 , H01L2924/15331 , H01L2924/00012 , H01L2924/00 , H01L2924/00014
Abstract: 本发明公开了一种堆叠封装器件,其包括堆叠安装在一起的多个封装组件。每一个封装组件包括具有第一表面和第二表面的基板、在基板的第一表面上开设的凹槽、安装于所述凹槽内的半导体晶片和将半导体晶片密封于所述凹槽内的内密封材料,其中所述半导体晶片的上表面低于所述基板的第一表面,所述内密封材料的上表面与所述基板的第一表面基本平齐。每个封装组件还包括连接于所述基板的第二表面上的多个连接部件。在相邻的两个封装组件堆叠安装时,位于上部的封装组件的连接部件电性连接于位于下部的封装组件的基板上的第一表面上。这样,每个封装组件的上表面还是一个全平结构,这样就降低了后期堆叠封装的难度,也给后续的堆叠封装提供了更多的方式。
-
公开(公告)号:CN104244686A
公开(公告)日:2014-12-24
申请号:CN201410452814.9
申请日:2014-09-05
Applicant: 中国科学院微电子研究所 , 华进半导体封装先导技术研发中心有限公司
IPC: H05K9/00
Abstract: 本发明公开了一种封装工艺及电子系统产品,封装工艺包括:封装电子系统形成一封装半成品;在封装半成品表面涂覆合成电磁屏蔽材料形成一屏蔽介质层,其中,合成电磁屏蔽材料具有第一电介值和第一磁介值。从而避免了电子系统工作在腔体内的谐振频率的问题,能保护好电子系统。
-
公开(公告)号:CN103560125A
公开(公告)日:2014-02-05
申请号:CN201310542882.X
申请日:2013-11-05
Applicant: 华进半导体封装先导技术研发中心有限公司
IPC: H01L23/552 , H01L21/60
CPC classification number: H01L2224/16225
Abstract: 本发明提供一种三维柔性基板电磁屏蔽封装结构,包括一柔性基板,在所述柔性基板中预置有一层金属屏蔽层;在柔性基板中开有贯通柔性基板正反面的导通孔,所述导通孔中填充有金属导电材料,通过导通孔中的金属导电材料,导通孔电连接金属屏蔽层以及柔性基板的正反面上的接地焊盘。需屏蔽芯片贴装在柔性基板正反面中的一个面上,需屏蔽芯片上的接地凸点与需屏蔽芯片所在面上的接地焊盘互连。将柔性基板贴装有需屏蔽芯片的那一面向内折弯,形成左右两个U型屏蔽部,左右两个U型屏蔽部的柔性基板中的金属屏蔽层将需屏蔽芯片完全包覆在内。本发明用于形成良好的电磁屏蔽封装结构,封装后结构尺寸小,封装密度高。
-
公开(公告)号:CN103400809A
公开(公告)日:2013-11-20
申请号:CN201310334154.X
申请日:2013-08-02
Applicant: 华进半导体封装先导技术研发中心有限公司
CPC classification number: H01L2224/32145
Abstract: 本发明提供了一种柔性基板封装结构,可以有效避免了柔性基板弯折封装结构的翘曲变形,提高了柔性基板弯折封装的可靠性,保证了后续的植球及测试工艺的正常进行,其包括柔性基板,所述柔性基板上设置有多块芯片,所述多块芯片通过所述柔性基板弯曲后呈叠加状,对应所述柔性基板折弯后的开口处设置有mold层塑胶层,所述mold层塑胶层封闭所述柔性基板折弯后的开口,其特征在于:所述mold层塑胶层上和所述芯片之间设置有柔性有机硅胶材料,所述柔性基板封装结构两侧弯折边角处进行设置有柔性有机硅胶材料,本发明还提供了一种柔性基板封装结构的封灌工艺。
-
公开(公告)号:CN103346131A
公开(公告)日:2013-10-09
申请号:CN201310258430.9
申请日:2013-06-25
Applicant: 华进半导体封装先导技术研发中心有限公司
CPC classification number: H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2225/0651 , H01L2225/06568 , H01L2225/1023 , H01L2225/1058 , H01L2225/1088 , H01L2924/15153 , H01L2924/15159 , H01L2924/15311 , H01L2924/00014 , H01L2924/00
Abstract: 一种细间距POP式封装结构和封装方法,通过在上下基板上开设凹槽,将下基板的芯片封装在凹槽对应的区域内,使得上下基板之间的间距被大大缩短,如此一来,能够使得原本需要大于芯片封装厚度的焊球尺寸被缩减,从而大大减少该焊球间的间距。与现有技术相比,本发明的技术方案结构简单,易于制作,且由于避免了破坏性打孔,使得产品的品质得到提升。
-
公开(公告)号:CN103280417A
公开(公告)日:2013-09-04
申请号:CN201310237551.5
申请日:2013-06-17
Applicant: 华进半导体封装先导技术研发中心有限公司
IPC: H01L21/67
Abstract: 本发明提供了一种柔性基板封装的装置,可以适用于自动化的封装,使得封装工艺简单、强度较小,提高封装效率,大大降低封装成本,其特征在于:其包括两侧的一定形状的封装头,所述封装头通过滑动装置连接,所述两侧的封装头可以相向运动。
-
公开(公告)号:CN106653628B
公开(公告)日:2019-07-16
申请号:CN201610980670.3
申请日:2016-11-08
Applicant: 华进半导体封装先导技术研发中心有限公司
IPC: H01L21/60 , H01L23/31 , H01L25/065
CPC classification number: H01L21/568 , H01L2224/04105 , H01L2224/12105 , H01L2224/16227 , H01L2224/19 , H01L2224/32145 , H01L2224/73267 , H01L2224/92244 , H01L2224/97 , H01L2924/18162
Abstract: 本发明实施例公开了一种半导体存储器及其制作方法,所述半导体存储器包括自下而上依次堆叠的至少两个存储芯片组,上下相邻的两个所述存储芯片组的重布线层通过层间导电柱电连接,且位于最下方的存储芯片组的重布线层与对外连接凸块电连接;所述存储芯片组包括依次堆叠的至少两个存储芯片,以及位于所述至少两个存储芯片下方的复合绝缘层,所述至少两个存储芯片包封为一体结构,所述重布线层设置在所述复合绝缘层中,所述至少两个存储芯片的层内导电柱错开预设角度,以分别与所述重布线层电连接。本发明实现了半导体存储器的大容量和高集成度,并且有效提高了存储器的堆叠效率,降低了堆叠难度。
-
-
-
-
-
-
-
-
-