-
公开(公告)号：CN103021983B
公开(公告)日：2015-06-03
申请号：CN201210478722.9
申请日：2012-11-22
Applicant: 北京工业大学
IPC: H01L23/485 , H01L21/60 , H01L27/146
CPC classification number: H01L2224/48091 , H01L2224/48227 , H01L2924/1461 , H01L2924/00014 , H01L2924/00
Abstract: 一种晶圆级芯片尺寸封装及其制造方法，属于传感器领域。其包括晶圆，晶圆的正面为形成图像传感区的第一表面，晶圆的负面为第二表面；第一表面自上而下：微镜头、金属互联层和光学交互区；在第一表面制作未穿透硅衬底的硅通孔和重分布层，光学交互区周围的I/O连接到硅通孔；硅通孔孔壁制作作钝化层并填充；在重分布层上用聚合物材料制作第二保护层；第一表面与玻璃片之间键合，玻璃片和晶圆之间形成空腔；第二表面进行减薄，通过蚀刻工艺形成凹槽结构并暴露出硅通孔；第二表面上制作线路层将硅通孔连接到焊盘垫；在线路层上制作防焊层并暴露焊盘垫；焊球在焊盘垫上。本发明减少了工艺流程，提高了产品可靠性、生产效率，降低了生产的成本。
-
公开(公告)号：CN103065975B
公开(公告)日：2015-05-13
申请号：CN201210549512.4
申请日：2012-12-17
Applicant: 北京工业大学
CPC classification number: H01L24/97 , H01L2224/32245 , H01L2224/48091 , H01L2224/48095 , H01L2224/48247 , H01L2224/49171 , H01L2224/73265 , H01L2224/92247 , H01L2224/97 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明公开了一种再布线QFN封装器件的制造方法。制造形成的再布线QFN封装器件的芯片载荷和引脚在封装工艺过程中采用蚀刻方法形成，采用注塑或者丝网印刷方法在芯片载体与引脚之间、引脚与引脚之间的凹槽中配置绝缘填充材料，采用电镀和化学镀方法制作再布线层，采用塑封材料进行包封，塑封完成后，采用蚀刻或者机械磨削方法形成独立的芯片载体和引脚。制造形成的再布线QFN具有高的I/O密度、低的制造成本和良好的可靠性。
-
公开(公告)号：CN104393009A
公开(公告)日：2015-03-04
申请号：CN201410677096.5
申请日：2014-11-23
Applicant: 北京工业大学
IPC: H01L27/146
Abstract: 本发明公开了一种包含硅通孔的高可靠性影像传感器封装，属于影像传感器封装领域。所述封装结构包括：1.玻璃；2.晶圆，在晶圆正面制作有影像传感区和焊盘；3.通过在玻璃正面制作一层支撑墙，将玻璃同晶圆键合在一起；4.通过在晶圆背面制作硅通孔，将焊盘暴露出来，以使焊盘同后续的再分布层之间实现导通；5.在硅通孔孔内和晶圆背面依次制作钝化层、金属层、防焊层，通过上述结构组成的再分布层，将焊盘与焊球实现导通。本发明通过将硅通孔延伸到玻璃正面，使金属层与焊盘的侧面进行连接，增强了金属层与焊盘之间连接的稳定性，从而提高了结构的可靠性。另外，由于选用了干膜作为支撑墙的材料，减少了工艺步，节约了生产成本。
-
公开(公告)号：CN102339809B
公开(公告)日：2013-11-06
申请号：CN201110344630.7
申请日：2011-11-04
Applicant: 北京工业大学
IPC: H01L23/495 , H01L23/31 , H01L21/56
CPC classification number: H01L24/97 , H01L24/73 , H01L2224/32245 , H01L2224/48247 , H01L2224/73265 , H01L2224/97 , H01L2924/14 , H01L2924/181 , H01L2924/30107 , H01L2924/3011 , H01L2224/85 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种多圈引脚排列四边扁平无引脚封装及制造方法。本多圈引脚排列四边扁平无引脚封装包括引线框架，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。金属材料层配置于引线框架上表面和下表面。IC芯片配置于引线框架上表面的金属材料层位置。绝缘填充材料配置于引线框架的台阶式结构下。粘贴材料配置于IC芯片与引线框架上表面的金属材料层中间。IC芯片通过金属导线分别连接至多圈引脚的内引脚和芯片载体上表面。塑封材料包覆密封IC芯片、粘贴材料、金属导线、引线框架部分区域和部分金属材料层。本发明突破了低I/O数量瓶颈，提高封装可靠性。
-
公开(公告)号：CN102420205B
公开(公告)日：2013-07-31
申请号：CN201110344525.3
申请日：2011-11-04
Applicant: 北京工业大学
IPC: H01L23/495 , H01L23/31 , H01L21/56 , H01L21/60
CPC classification number: H01L24/97 , H01L24/73 , H01L2224/32245 , H01L2224/48247 , H01L2224/73265 , H01L2224/97 , H01L2924/14 , H01L2924/181 , H01L2924/30107 , H01L2924/3011 , H01L2224/85 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种先进四边扁平无引脚封装及制造方法。本先进四边扁平无引脚封装包括芯片载体，引脚，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。芯片载体具有凹槽结构和用于接地的引脚，多个引脚在封装件结构中呈面阵排列分布。金属材料层配置于芯片载体和多个引脚的上表面和下表面位置。IC芯片配置于芯片载体上表面位置的金属材料层上，或者配置于多个引脚上表面位置的金属材料层上。绝缘填充材料配置于多个引脚的台阶式结构下和芯片载体的凹槽中。通过塑封材料包覆密封形成封装件，暴露出封装件结构底面的芯片载体和外引脚具有凸起部分。本发明突破了低I/O数量瓶颈，提高封装可靠性。
-
Patent Agency Ranking
公开(公告)号：CN103090999A
公开(公告)日：2013-05-08
申请号：CN201310010900.X
申请日：2013-01-11
Applicant: 北京工业大学
IPC: G01L1/00
Abstract: 一种用于TSV填充铜残余应力测量的加热装置，属于封装设备技术领域，包括夹具部分、加热部分和调整载台部分。本发明夹具上的导轨结构可满足一次装卡即可对TSV转接板上的所有铜柱的压出应力进行测量，导轨底面上的缝隙可满足调整一次TSV转接板的位置即可对一排铜柱的压出应力进行测量，使铜柱与载台通孔的对中简单、精确，大大简化了实验的过程，节省实验成本，使用定位弹簧片结构，既能满足TSV转接板左右和上下方向的定位，又可以满足TSV转接板在平面上滑动，结构简单，使用方便。本发明可以对试样进行加热，加热部分可精确控制试样温度，夹具上的加紧弹簧片和定位弹簧片可以有效的消除试样加热时由于试样和夹具材料热膨胀系数的不同而产生的额外应力。
-
公开(公告)号：CN103065975A
公开(公告)日：2013-04-24
申请号：CN201210549512.4
申请日：2012-12-17
Applicant: 北京工业大学
CPC classification number: H01L24/97 , H01L2224/32245 , H01L2224/48091 , H01L2224/48095 , H01L2224/48247 , H01L2224/49171 , H01L2224/73265 , H01L2224/92247 , H01L2224/97 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明公开了一种再布线QFN封装器件的制造方法。制造形成的再布线QFN封装器件的芯片载荷和引脚在封装工艺过程中采用蚀刻方法形成，采用注塑或者丝网印刷方法在芯片载体与引脚之间、引脚与引脚之间的凹槽中配置绝缘填充材料，采用电镀和化学镀方法制作再布线层，采用塑封材料进行包封，塑封完成后，采用蚀刻或者机械磨削方法形成独立的芯片载体和引脚。制造形成的再布线QFN具有高的I/O密度、低的制造成本和良好的可靠性。
-
公开(公告)号：CN102944336A
公开(公告)日：2013-02-27
申请号：CN201210460034.X
申请日：2012-11-15
Applicant: 北京工业大学
IPC: G01L1/00
Abstract: 一种用于测量TSV电镀铜残余应力的试样夹持与定位装置，属于三维电子封装测试领域。其包括簧片、夹具底座、精密位移台、夹具座、调整臂、螺钉，其中夹具底座上有导轨，导轨底面上有长方形缝隙，实验时试样可沿导轨滑动，试样上的每排铜柱可分别与缝隙对齐，进行实验。簧片通过螺钉固定在夹具底座上，实验时簧片对试样施加向下的压力，固定试样。夹具座和调整臂通过螺栓固定在精密位移台上，夹具座上有圆形通孔和定位条，同于在调整试样位置的时候定位夹具。本发明结构简单、易于操作、并能实现试样在微米尺度上的精确定位。
-
公开(公告)号：CN102522394A
公开(公告)日：2012-06-27
申请号：CN201110457938.2
申请日：2011-12-30
Applicant: 北京工业大学
IPC: H01L25/065 , H01L23/495 , H01L23/31 , H01L21/48 , H01L21/56 , H01L21/50
CPC classification number: H01L24/97 , H01L21/561 , H01L23/3107 , H01L23/3121 , H01L23/49548 , H01L23/49575 , H01L23/49582 , H01L23/49861 , H01L24/73 , H01L2224/32145 , H01L2224/32245 , H01L2224/48247 , H01L2224/73265 , H01L2224/97 , H01L2924/14 , H01L2924/181 , H01L2924/30107 , H01L2924/3011 , H01L2224/85 , H01L2224/83 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种芯片上芯片封装及制造方法。本封装包括引线框架、第一金属材料层、第二金属材料层、母IC芯片、子IC芯片、隔片、粘贴材料、绝缘填充材料和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。第一金属材料层和第二金属材料层分别配置于引线框架上表面和下表面。绝缘填充材料配置于引线框架的台阶式结构下。母IC芯片配置于引线框架上表面的第一金属材料层位置，子IC芯片上配置于母IC芯片的上方。母IC芯片和子IC芯片通过金属导线分别连接至多圈引脚的内引脚。塑封材料通过包覆母IC芯片和子IC芯片形成封装件。本发明是基于QFN封装的高可靠性、低成本、高I/O密度的三维封装结构及其制造方法。
-
公开(公告)号：CN102339809A
公开(公告)日：2012-02-01
申请号：CN201110344630.7
申请日：2011-11-04
Applicant: 北京工业大学
IPC: H01L23/495 , H01L23/31 , H01L21/56
CPC classification number: H01L24/97 , H01L24/73 , H01L2224/32245 , H01L2224/48247 , H01L2224/73265 , H01L2224/97 , H01L2924/14 , H01L2924/181 , H01L2924/30107 , H01L2924/3011 , H01L2224/85 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种多圈引脚排列四边扁平无引脚封装及制造方法。本多圈引脚排列四边扁平无引脚封装包括引线框架，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。金属材料层配置于引线框架上表面和下表面。IC芯片配置于引线框架上表面的金属材料层位置。绝缘填充材料配置于引线框架的台阶式结构下。粘贴材料配置于IC芯片与引线框架上表面的金属材料层中间。IC芯片通过金属导线分别连接至多圈引脚的内引脚和芯片载体上表面。塑封材料包覆密封IC芯片、粘贴材料、金属导线、引线框架部分区域和部分金属材料层。本发明突破了低I/O数量瓶颈，提高封装可靠性。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.037 seconds)
