-
公开(公告)号：CN110414277B
公开(公告)日：2021-08-03
申请号：CN201810389087.4
申请日：2018-04-27
Applicant: 北京大学
IPC: G06F21/76
Abstract: 本发明涉及一种基于多特征参数的门级硬件木马检测方法，该方法主要包含两个部分：特征参数提取和数据处理。具体指在检测过程中提取门级网表的跳变概率、相关性、可控制性与可观察性这些特征参数，跳变概率反映电路节点的活跃程度，相关性反映节点之间的关联程度，可控制性与可观察性表明对节点控制与观察的难易程度。然后，根据不同参数特性设计不同的算法对正常节点和木马节点进行区分。该方法可提高门级网表硬件木马检测效果，通过多个特征参数反映电路中所有节点的情况，降低了在芯片设计阶段设计公司使用第三方提供的IP核引入恶意修改电路的硬件木马的可能性，因此能够普遍应用于门级硬件木马检测，具有较强的实用性。
-
公开(公告)号：CN110442889B
公开(公告)日：2021-07-09
申请号：CN201810414241.9
申请日：2018-05-03
Applicant: 北京大学
Abstract: 本发明公开了一种基于PUF(物理不可克隆函数)和模糊处理的电路可信性设计方法。具体是在芯片设计过程中给原始电路添加额外的电路结构，使其具有防复制和抗木马攻击的能力。本发明涉及的额外添加的电路结构主要包括两个部分：第一部分是由FSM(有限状态机)和若干个PIU(Probability‑Improving‑Unit，即概率改善单元)组成的模糊电路；第二部分是由PUF和FSM组成的抗复制电路。通过共用一个FSM结构，本发明以较低的电路开销有效地解决了芯片生产过程中存在的非法复制、过量生产以及木马攻击等问题，是一种有效的电路可信性设计方法。
-
公开(公告)号：CN112991139A
公开(公告)日：2021-06-18
申请号：CN201911290519.7
申请日：2019-12-13
Applicant: 北京大学
Abstract: 本发明公开了一种基于分割视窗提取FAST(Features from accelerated segment test)特征点的算法加速方法，该方法主要包含两个部分：在进行某图像之若干分割视窗迭代到FAST特征点算法提取特征点之前，先根据欲设定的灰度阈值建立阈值关系表，从而减少后续冗余的大量重复运算。另外，本发明还利用单指令多数据流的方法，对FAST特征点的特定计算过程进行数据并行运算的优化，减少整体编译后的汇编指令数量，进而提升整体算法的运行速度，经由以上两种优化方案，可以在有限资源的硬件平台获得可观的算法加速效果。
-
Patent Agency Ranking
公开(公告)号：CN111914306A
公开(公告)日：2020-11-10
申请号：CN201910400189.6
申请日：2019-05-08
Applicant: 北京大学
IPC: G06F21/76
Abstract: 本发明涉及一种远程控制CPU激活硬件木马的方法，该方法主要包含两个部分：第一部分通过对开源CPU(or1200)的架构以及指令集的分析，找到了一个CPU正常工作时永远不会翻转的节点一EPCR寄存器的第0位作为A2硬件木马的插入节点。选取EPCR寄存器的第0位节点，可有效避免硬件木马在使用过程中被误触发而被检测到。通过对or1200架构的分析，找到EPCR寄存器的地址，通过汇编语言的编写和交叉编译，可获得or1200可执行的机器码，让CPU执行该段程序后能够成功的激活A2木马。第二部分则是通过使用外部中断的功能，用无线模块远程控制CPU执行，经过交叉编译得到的二进制机器码后，可激活or1200中的A2木马。
-
公开(公告)号：CN110460335A
公开(公告)日：2019-11-15
申请号：CN201910610179.5
申请日：2019-07-08
Applicant: 北京大学
IPC: H03M1/10
Abstract: 本发明提出一种基于可调电荷泵的动态比较器失调校准电路，包括：比较器、电荷泵电路和逻辑控制电路。比较器的校准输入端作为本电路的输出端，比较器的输出端与电荷泵电路的输入端相连，电荷泵电路的控制端与逻辑控制电路的输出端相连；其中，只要比较器的输出发生变化，逻辑控制电路就会产生相应的脉冲控制电荷泵电路的通断，以调节电荷泵的充放电速率。本发明实现了一种用于高速动态比较器的新型校准技术，本电路利用基于电容电荷分享的可调电荷泵电路来控制校准过程，降低了比较器的失调电压，这种值的选择提供了足够的校准范围并形成可以忽略不计的校准噪声。
-
公开(公告)号：CN103391102A
公开(公告)日：2013-11-13
申请号：CN201210139023.1
申请日：2012-05-07
Applicant: 北京大学
IPC: H03M11/20
Abstract: 本发明涉及集成电路技术的可靠性领域。公开了一种可容软错误的扫描链触发器，包括多路选择器(MUX)、并行触发器模块(Multi-FF)、软错误处理单元(C-element)以及保持电路(Keeper)。本发明提供的可容软错误的扫描链触发器有三种工作模式，分别为容错模式、扫描测试模式和低功耗模式。与已有的可容软错误的扫描链触发器(EC design)相比较，本发明在性能(面积、功耗、延迟)得到改善的前提下，功能完全相同，并简化了扫描测试时的控制时序，从原来的4个控制时钟简化为1个控制时钟，使之更容易应用于正常的ATE扫描测试。
-
公开(公告)号：CN102662144A
公开(公告)日：2012-09-12
申请号：CN201210090666.1
申请日：2012-03-30
Applicant: 北京大学
IPC: G01R31/3183
Abstract: 本发明公开了一种基于活性测度的硬件木马检测方法，该方法包括三个部分：.bench文件生成，电路活性测度和硬件木马检测测试矢量集生成。本发明通过分析电路网表，计算电路内部节点的活性值，产生电路低0活性节点和低1活性节点列表，然后对节点进行判定分组，生成硬件木马检测测试矢量集。本发明可以设置不同活性阈值，不带来检测硬件木马的额外硬件开销，能够有效检测组合逻辑型硬件木马。本发明也可用作硬件木马可检测设计方法中目标节点选取。
-
公开(公告)号：CN102655101A
公开(公告)日：2012-09-05
申请号：CN201210090624.8
申请日：2012-03-30
Applicant: 北京大学
Abstract: 本发明涉及一种3D芯片TSV(硅穿孔)互连的内建自测试及内建自修复技术。具体是指在芯片设计阶段，插入相应的内建自测试及内建自修复电路，并设计冗余TSV通道。3D芯片上电复位后(Power-on Reset)，内建自测试电路即开始工作，对TSV进行分组测试，根据测试结果生成相应的TSV配置信息，然后调用内建自修复电路对TSV映射电路进行配置，同时开始下一组TSV的测试。当完成所有TSV的测试及配置后，电路既可进入正常工作。该技术能解决目前3D芯片中TSV互连测试的难题，并能通过冗余替换策略，提高3D芯片的成品率；且该技术减小了3D芯片测试对ATE设备的依赖，降低了3D芯片的测试成本；另外该技术独立于具体的芯片功能，因此能够普遍应用于基于TSV的3D芯片，具有较强的实用性。
-
-
-
-
-
-
-
Search Results
48
records
(took 0.037 seconds)
