公开(公告)号：CN103391102A

公开(公告)日：2013-11-13

申请号：CN201210139023.1

申请日：2012-05-07

Applicant: 北京大学

Inventor： 王秋实 ,  冯建华

IPC: H03M11/20

Abstract: 本发明涉及集成电路技术的可靠性领域。公开了一种可容软错误的扫描链触发器，包括多路选择器(MUX)、并行触发器模块(Multi-FF)、软错误处理单元(C-element)以及保持电路(Keeper)。本发明提供的可容软错误的扫描链触发器有三种工作模式，分别为容错模式、扫描测试模式和低功耗模式。与已有的可容软错误的扫描链触发器(EC design)相比较，本发明在性能(面积、功耗、延迟)得到改善的前提下，功能完全相同，并简化了扫描测试时的控制时序，从原来的4个控制时钟简化为1个控制时钟，使之更容易应用于正常的ATE扫描测试。

公开(公告)号：CN103391102B

公开(公告)日：2017-10-03

申请号：CN201210139023.1

申请日：2012-05-07

Applicant: 北京大学

Inventor： 王秋实 ,  冯建华

IPC: H03M11/20

Abstract: 本发明涉及集成电路技术的可靠性领域。公开了一种可容软错误的扫描链触发器，包括多路选择器(MUX)、并行触发器模块(Multi‑FF)、软错误处理单元(C‑element)以及保持电路(Keeper)。本发明提供的可容软错误的扫描链触发器有三种工作模式，分别为容错模式、扫描测试模式和低功耗模式。与已有的可容软错误的扫描链触发器(EC design)相比较，本发明在性能(面积、功耗、延迟)得到改善的前提下，功能完全相同，并简化了扫描测试时的控制时序，从原来的4个控制时钟简化为1个控制时钟，使之更容易应用于正常的ATE扫描测试。