-
公开(公告)号：CN101051276A
公开(公告)日：2007-10-10
申请号：CN200710022370.5
申请日：2007-05-15
Applicant: 东南大学
IPC: G06F9/445
Abstract: 嵌入式微处理器的存储子系统内存自动布局方法是一种应用于系统芯片设计中的嵌入式微处理器的存储子系统内存自动布局方法，其步骤如下：将外部ARMCC工具链生成的二进制目标程序放入片外同步动态随机存储器中运行，得到运行过程中嵌入式微处理器的访问记录；根据链接信息和前一步骤生成的访问记录，把所述的二进制目标程序划分成一系列数据节点和指令节点，并生成表示节点间优先级关系的关系矩阵；按照优先级高低选择放入片上静态随机存储器上运行的节点，得到选中节点列表；根据所述的选中节点列表，得到新的二进制目标程序；将新的二进制目标程序中和所述选中节点列表中的节点对应的部分放入片上静态随机存储器中运行。
-
公开(公告)号：CN115631574A
公开(公告)日：2023-01-20
申请号：CN202211310887.5
申请日：2022-10-25
Applicant: 东南大学
Abstract: 本发明公开了一种基于废旧手机回收再利用实现的多功能信息显示终端。本发明针对中国废旧智能手机缺少回收再利用的应用场景的问题，提出了一种利用废旧手机作为日常生活中的公共信息发布终端的解决方案。该方案利用多部废旧手机组成一个显示阵列，采用上位机控制该显示阵列中每一部手机的显示，可实现丰富的播放效果，从而用于商场、超市、博物馆、广场等公共场所的信息展示(甚至广告)等。本发明为废旧手机的回收再利用提供了一种新颖可行的解决方案。
-
公开(公告)号：CN114356801A
公开(公告)日：2022-04-15
申请号：CN202210014828.7
申请日：2022-01-07
Applicant: 东南大学
Abstract: 本发明公开了一种基于分布式存储实现BRAM高效访问的数据重映射策略。本发明针对传统N维线性索引访问BRAM时读写端口受限而导致多读/多写效率低的问题，提出了一种基于BRAM拆分策略实现2N‑1个BRAM块分布式存储的优化策略。该策略首先根据访问BRAM地址的N维线性索引，将待存储数据互不重复的映射到2N‑1个BRAM数据存储块中。并将原先访问BRAM对应地址的N维线性索引映射到访问2N‑1个BRAM块相应数据的地址上，从而提升BRAM的访问效率。
-
公开(公告)号：CN113312087A
公开(公告)日：2021-08-27
申请号：CN202110670560.8
申请日：2021-06-17
Applicant: 东南大学
Abstract: 本发明公开了一种基于RISC处理器常量池布局分析与整合的Cache优化方法。本发明提出的方法，实现对RISC处理器常量池的布局分析及整合优化，包括：以ELF文件作为输入，通过遍历所有访问常量池的LDR指令计算出对应常量的地址。并通过构建两个散列表来遍历所有的LDR指令，删除误判为LDR指令的常量，将所有地址连续的常量池整合起来，得到所有常量池的位置和大小。通过对发现的常量池进行重排序，将零散的小常量池尽可能合并为大的常量池，减少Cache填充过程中的无效数据，包括被装载到ICache中的常量数据以及被装载到DCache中的指令。从而降低Cache的缺失率，提升Cache性能。
-
公开(公告)号：CN102073596B
公开(公告)日：2012-07-25
申请号：CN201110007310.2
申请日：2011-01-14
Applicant: 东南大学
IPC: G06F12/08
CPC classification number: Y02D10/13
Abstract: 本发明公开了一种利用虚存机制实现针对指令的可重构片上统一存储器管理方法，可以在程序运行过程中动态调整可重构统一存储器中的Cache部分和SPM（Scratch-PadMemory）部分的参数以适应程序执行不同阶段对存储架构的需求。该方法对程序运行不同阶段的访存行为进行分析，得到指令部分的相变行为图，并对其进行数学抽象。根据能耗目标函数、性能目标函数，利用整数非线性规划的方法得到每个程序阶段的可重构存储器配置信息并选出需要优化的程序指令部分，尽可能的将Cache中冲突严重的和频繁访问的代码段，借助于虚存管理机制映射到SPM部分中，由此不仅可以减少由于反复填充Cache带来的访外存能耗，而且可以减少Cache中的比较逻辑带来的额外能耗，并提升系统性能。
-
Patent Agency Ranking
公开(公告)号：CN101635168B
公开(公告)日：2012-01-04
申请号：CN200910183606.2
申请日：2009-08-12
Applicant: 东南大学
IPC: G11C11/40
Abstract: 一种亚阈值存储单元阵列容量和密度的增强电路，由第一、第二增强晶体管、第一、第二屏蔽传输门，以及第一、第二逻辑存储电容组成，第一增强晶体管的源端与第二增强晶体管的源端连接并接电源电压，第一增强晶体管的漏端与第一屏蔽传输门的输入/输出端连接并作为位线端，第二增强晶体管的漏端与第二屏蔽传输门的输入/输出端连接并作为位线的非端，第一增强晶体管的体端与栅端相连，第一增强晶体管的栅端与第一逻辑存储电容的一端连接并与第一屏蔽传输门的输出/输入端连接，另一端接地，增强晶体管的体端与栅端相连，第二增强晶体管的栅端与第二逻辑存储电容的一端连接并与第二屏蔽传输门的输出/输入端连接，第二逻辑存储电容的另一端接地。
-
公开(公告)号：CN101109801B
公开(公告)日：2010-10-27
申请号：CN200710024877.4
申请日：2007-07-06
Applicant: 东南大学
Abstract: 本发明公开了一种全球定位系统相关器电路，包括：6位全加器、寄存器组、锁存器组和时钟产生电路，6位全加器与寄存器组连接，寄存器组与锁存器组连接，时钟产生电路的第一时钟信号作寄存器组的开关控制信号，时钟产生电路的第二时钟信号作寄存器组的复位信号和锁存器组的开关控制信号，在6位全加器与锁存器组之间设有14位计数器，14位计数器功能控制端C与6位全加器最高位进位信号端连接，14位计数器的14个输出端分别与锁存器组的第七至第二十输入端连接，时钟产生电路产生的第一时钟信号同时用作14位计数器的时钟信号，时钟产生电路产生的第二时钟信号经过延时单元延时后形成第三时钟信号，该第三时钟信号用作14位计数器的复位信号。
-
公开(公告)号：CN101763316A
公开(公告)日：2010-06-30
申请号：CN200910264520.2
申请日：2009-12-25
Applicant: 东南大学
IPC: G06F12/08
CPC classification number: Y02D10/13
Abstract: 本发明公开了一种基于虚存机制对指令片上异构存储资源动态分配的方法，充分利用指令片上存储资源，包括指令Cache和指令SPM。本发明采用时隙分析方法，对高频率引起指令Cache命中和缺失的时间和空间分布进行分析，得到指令Cache的时隙访问图，并对其进行数学抽象。根据能耗目标函数、性能目标函数，利用整数非线性规划的方法选出不同时隙中需要优化的程序指令部分，利用时钟模块对不同的程序阶段进行划分，在时钟中断时，使用指令SPM控制器，将有优化价值的指令页动态重映射到片上指令SPM存储器中，由此可以避免因指令Cache冲突引起的额外访存，同时由Cache和SPM的单次访问能耗差获得能耗收益。本发明方法对指令片上异构存储的充分利用，可以降低系统能耗，提升系统性能。
-
公开(公告)号：CN101620545A
公开(公告)日：2010-01-06
申请号：CN200910184433.6
申请日：2009-08-14
Applicant: 东南大学
Abstract: 本发明提出了一种在芯片层实现应用程序安全升级的方法，使用该方法的芯片支持指纹识别等安全认证算法，ROM(只读存储器)区存储引导程序，OTP(一次性编程)区存储指纹模板，只有ROM区的程序可以访问OTP区，FLASH中存储用户程序和用户数据。因此该芯片建立了一套终端应用程序下载的身份认证体系，消除了恶意应用程序攻击的安全隐患，有效提高了终端的安全级别。
-
公开(公告)号：CN100511119C
公开(公告)日：2009-07-08
申请号：CN200710025525.0
申请日：2007-08-03
Applicant: 东南大学
CPC classification number: Y02D10/13 , Y02D10/14 , Y02D10/151
Abstract: 本发明公开了一种实现片上影子堆栈存储器的方法及其电路，涉及微处理器内部堆栈操作方法和存储电路。包括片上影子堆栈存储器，配置寄存器，片选电路，地址比较电路，地址译码电路，存储控制器，片外存储器等。采用动态配置的方法，将在片外存储器中高频率访问的堆栈段单元的数据映射到片上影子堆栈存储器中，在微处理器进行堆栈操作时，访问片上影子堆栈存储器。因此，可以避免因访问堆栈而使得存储器页面缺失的问题，减少了不必要的页面切换时间。同时利用该片上影子堆栈存储器还降低了存储功耗，加快了微处理器的运行速度使得片上系统性能大为提升，解决了当前手持终端和消费类电子在性能和功耗上的问题。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.043 seconds)
