公开(公告)号：CN113312087B

公开(公告)日：2024-06-11

申请号：CN202110670560.8

申请日：2021-06-17

Applicant: 东南大学

Inventor： 凌明 ,  李红禧

IPC: G06F9/30 ,  G06F9/50

Abstract: 本发明公开了一种基于RISC处理器常量池布局分析与整合的Cache优化方法。本发明提出的方法，实现对RISC处理器常量池的布局分析及整合优化，包括：以ELF文件作为输入，通过遍历所有访问常量池的LDR指令计算出对应常量的地址。并通过构建两个散列表来遍历所有的LDR指令，删除误判为LDR指令的常量，将所有地址连续的常量池整合起来，得到所有常量池的位置和大小。通过对发现的常量池进行重排序，将零散的小常量池尽可能合并为大的常量池，减少Cache填充过程中的无效数据，包括被装载到ICache中的常量数据以及被装载到DCache中的指令。从而降低Cache的缺失率，提升Cache性能。

公开(公告)号：CN113312087A

公开(公告)日：2021-08-27

申请号：CN202110670560.8

申请日：2021-06-17

Applicant: 东南大学

Inventor： 凌明 ,  李红禧

IPC: G06F9/30 ,  G06F9/50

Abstract: 本发明公开了一种基于RISC处理器常量池布局分析与整合的Cache优化方法。本发明提出的方法，实现对RISC处理器常量池的布局分析及整合优化，包括：以ELF文件作为输入，通过遍历所有访问常量池的LDR指令计算出对应常量的地址。并通过构建两个散列表来遍历所有的LDR指令，删除误判为LDR指令的常量，将所有地址连续的常量池整合起来，得到所有常量池的位置和大小。通过对发现的常量池进行重排序，将零散的小常量池尽可能合并为大的常量池，减少Cache填充过程中的无效数据，包括被装载到ICache中的常量数据以及被装载到DCache中的指令。从而降低Cache的缺失率，提升Cache性能。