-
公开(公告)号：CN119849392A
公开(公告)日：2025-04-18
申请号：CN202411812271.7
申请日：2024-12-10
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F30/327 , G06N3/006 , G06N5/04
Abstract: 本发明提供了一种基于遗传算法的调试信号选择方法，包括：解析目标电路门级网表，将网表中所有寄存器按顺序进行二进制编码，一个二进制编码作为一个基因，形成基因库；根据拟选择调试信号数量、基因库和种群规模，随机初始化种群，并确定初始化种群中每个个体的恢复率；对初始化种群中的个体进行选择、交叉、变异以生成新种群；确定新种群中每个个体的恢复率，判断是否满足停止条件；若满足停止条件，选择恢复率最高个体的基因组合作为拟选择调试信号，若不满足停止条件，则重复初始化种群及种群中个体选择、交叉、变异过程，至满足停止条件。本发明解决了现有调试信号选择方法中存在的选择出的调试信号组可恢复程度不高以及运行速度慢的问题。
-
公开(公告)号：CN118797637A
公开(公告)日：2024-10-18
申请号：CN202410779262.6
申请日：2024-06-17
Applicant: 北京微电子技术研究所
Abstract: 本发明属于硬件安全技术领域，具体涉及了一种面向FPGA木马检测的可测试性值计算方法和系统，旨在解决现有的FPGA综合网表的可测试性值获取方法无法在早期的设计阶段进行计算的问题。本发明包括：初始化FPGA综合网表的全部节点，获得初始网表；对初始网表的所有主输入I置CC0(I)＝CC1(I)＝1，对初始网表的所有主输出O置CO(O)＝0；对设置好主输入和主输出的初始网表进行拓扑化，获得拓扑化网表；根据拓扑化网表计算拓扑化网表的拓扑次序；基于所述拓扑次序，从主输入开始依次计算各节点的可控性值；基于所述拓扑次序，基于所述可控性值从主输出开始依次计算各节点的可观测性值。本发明能够在FPGA设计的初级阶段就精确计算出网表的可测试性指标，降低了后期修改的成本与风险。
-
公开(公告)号：CN117873614A
公开(公告)日：2024-04-12
申请号：CN202311747138.3
申请日：2023-12-18
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种FPGA芯片内部资源可视化方法，包括获取FPGA芯片内部的资源信息，然后将获取到的资源信息进行编码，并在开始资源图形绘制时进行解码，然后对资源信息分类，依次设置绘制信息，并转化为同一类型数据，最后对这些数据进行统一渲染，得到芯片资源图像。该方法通过编码和解码的方式降低了在绘制时所使用的数据量，并采用转化为同一类型数据后统一渲染的方式实现所有图形的统一绘制，最终较为精确的绘制了芯片内部各个物理资源的位置和区别，以便于开发人员可以更好的优化电路。
-
公开(公告)号：CN117729106A
公开(公告)日：2024-03-19
申请号：CN202311578712.7
申请日：2023-11-23
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H04L41/0803 , H04L41/0823 , H04L69/08
Abstract: 本发明涉及一种针对硬件链路的通用型JTAG下载系统以及方法，属于集成电路设计领域。上位机根据接口配置文件配置下载器，向下载器发送扫描指令；下载器扫描待下载硬件链路，获得待下载目标芯片的个数及每个待下载目标片对应的IDCODE，反馈给上位机；上位机根据收到的IDCODE信息，索引待下载目标芯片的名称、器件类型，根据待下载目标芯片的个数及器件类型，自动化生成目标芯片配置文件和下载函数，根据目标芯片配置文件配置待下载目标芯片，调用下载函数将待下载目标芯片的码流传输至下载器；下载器将待下载目标芯片的码流转换为JTAG形式，通过JTAG接口传输至待下载目标芯片。
-
公开(公告)号：CN116976065A
公开(公告)日：2023-10-31
申请号：CN202211084330.4
申请日：2022-09-06
Applicant: 杭州电子科技大学 , 北京微电子技术研究所 , 北京卓芯半导体科技有限公司
IPC: G06F30/20 , G06F119/04 , G06F111/08
Abstract: 本发明公开了一种器件老化敏感点分析方法。本发明按照电路设计自带的模块层次依次对电路中的每个模块层次中的器件进行老化分析。即对电路中随机一个模块层次中的器件进行老化仿真时，其余模块层次中的器件重置为零，便于对当前模块层次中器件的老化分析。电路网仿真结束后，比较每个模块层次的电路网的老化性能衰退指标与老化性能衰退指标阈值的大小。如果当前模块层次的电路网的老化性能衰退指标大于老化性能衰退指标阈值，则对当前模块层次的电路网中下一层级的M个电路网表进行老化仿真，直到最低层级的器件为止。本发明能够大大降低电路可靠性敏感点分析的计算量，提升电路可靠性敏感点分析的效率、速度，并且不会影响敏感点分析的精度。
-
Patent Agency Ranking
公开(公告)号：CN113886158A
公开(公告)日：2022-01-04
申请号：CN202111145489.8
申请日：2021-09-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/22 , G06F11/263
Abstract: 本发明涉及一种自动化的FPGA故障注入测试系统以及方法，该方法包括通过上位机软件读取待测电路文件；提取其中的输入输出信号等用户设计相关的信息；根据提取的信息自动生成用户设计控制电路，并与预定义的故障注入控制电路进行互连结合，自动生成完整的故障注入系统文件；通过Tcl脚本自动执行下位机硬件的综合实现过程；从而实现故障注入系统的自动化生成。本发明降低了故障注入系统的开发难度和使用门槛，节省了手工搭建故障注入系统的繁琐，使得设计人员无需深入研究复杂的FPGA设计方法，无需具备电路设计基础，即可方便进行故障注入系统的开发与搭建，提升了故障注入系统的使用范围，设计人员可以快速便捷地评估FPGA电路的可靠性。
-
公开(公告)号：CN113505560A
公开(公告)日：2021-10-15
申请号：CN202110691125.3
申请日：2021-06-22
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F30/394 , G06F30/398
Abstract: 本发明涉及一种FPGA布线拥塞预测方法及系统，包括：首先将FPGA布线拥塞预测问题建模为图像转换问题；根据所述图像转换问题，提取出所需要的特征信息参数；定义循环一致性生成对抗网络模型对所述图像转换问题进行求解，得到布线拥塞预测的结果。通过本发明所设计的FPGA布线拥塞预测方法及系统，可以在布局阶段根据一系列的中间及结果文件，对布线拥塞的结果进行精准预测，从而降低布线迭代所需耗费的时间，进一步提升FPGA EDA工具的工作效率，为FPGA的健康可持续发展提供有力支撑。
-
公开(公告)号：CN109656870A
公开(公告)日：2019-04-19
申请号：CN201811378251.8
申请日：2018-11-19
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种SRAM型FPGA在轨动态重构管理的系统及方法，支持最多四通道、六种型号SRAM型FPGA，具备上电配置、动态配置、定时刷新、回读刷新、定时回读、动态重构、轮询校验的能力，多项工作任务在动态重构管理芯片的统一调度下进行切换，通过硬控制信号或串口控制指令进行工作模式调整，并且通过串口控制指令能够获取内部工作状态信息。
-
公开(公告)号：CN105958995B
公开(公告)日：2019-04-02
申请号：CN201610267195.5
申请日：2016-04-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
Abstract: 一种快速启动FPGA的电路和方法，包括配置电路、优先配置可编程逻辑模块、非优先配置可编程逻辑模块，优先配置可编程逻辑模块额外还包括边界隔离电路。该FPGA电路架构的核心是改进FPGA内各类型的可编程逻辑单元的位置分布，将需要快速启动的逻辑资源集中放置，并使用边界隔离电路进行环绕，构成相对独立的优先配置可编程逻辑模块区，以实现特定可编程逻辑模块的快速配置、快速启动，快速进入工作状态；其它的可编程逻辑单元则构成非优先配置可编程逻辑模块区，在FPGA快速启动后再进行配置，使FPGA实现完整的逻辑功能。本发明极大减小整个电子系统上电后到进入可操作状态所需要的时间，在可广泛应用于宇航、航空、汽车等领域的电子系统中。
-
公开(公告)号：CN107092539A
公开(公告)日：2017-08-25
申请号：CN201710103760.9
申请日：2017-02-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/22 , G06F11/263
Abstract: 一种基于配置码流的FPGA故障注入复合模型，包括空间遍历模型、环境重建模型、定点精确模型、资源导向模型和多位翻转模型，各模型针对不同的研究目的和不同的电路设计，在FPGA的配置码流层面上获取相应目标配置位的地址信息，并据此对FPGA电路执行单粒子翻转故障注入。本发明的复合模型可以从整体、从局部、从不同研究目的、从不同电路类型多个角度评估FPGA电路对单粒子翻转效应的敏感度，克服了现有故障注入模型应用范围和应用情境的单一性，同时有针对性的对部分配置位而不总是对全部配置位进行单粒子翻转故障注入，大大提高了执行效率。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.085 seconds)
