一种软错误感知的FPGA布局布线方法

    公开(公告)号:CN113505561B

    公开(公告)日:2024-11-05

    申请号:CN202110738637.0

    申请日:2021-06-30

    Abstract: 本发明涉及一种软错误感知的FPGA布局布线方法,先完成对FPGA内布线资源发生的软错误的分析与建模;基于对软错误模型的研究,在布局布线过程中引入抗辐射因子,增加布局布线方法的软错误感知能力;针对布局过程中因随机过程和迭代而导致的收敛慢的问题,使用直接过程加强化学习的方法对布局流程进行优化,使布局过程更加智能高效;针对布线速度慢的问题,在新型重布线策略的基础上对不同特征的线网进行递归划分,进而采取不同的并行布线策略完成并行布线过程。该布局布线方法具有软错误感知的能力,可以缓解因FPGA内布线资源发生软错误而对电路性能造成的影响,同时能够在增加系统智能化程度的基础上,降低系统编译时间。

    一种软错误感知的FPGA布局布线方法

    公开(公告)号:CN113505561A

    公开(公告)日:2021-10-15

    申请号:CN202110738637.0

    申请日:2021-06-30

    Abstract: 本发明涉及一种软错误感知的FPGA布局布线方法,先完成对FPGA内布线资源发生的软错误的分析与建模;基于对软错误模型的研究,在布局布线过程中引入抗辐射因子,增加布局布线方法的软错误感知能力;针对布局过程中因随机过程和迭代而导致的收敛慢的问题,使用直接过程加强化学习的方法对布局流程进行优化,使布局过程更加智能高效;针对布线速度慢的问题,在新型重布线策略的基础上对不同特征的线网进行递归划分,进而采取不同的并行布线策略完成并行布线过程。该布局布线方法具有软错误感知的能力,可以缓解因FPGA内布线资源发生软错误而对电路性能造成的影响,同时能够在增加系统智能化程度的基础上,降低系统编译时间。

    一种基于FPGA的电路模块测试方法

    公开(公告)号:CN112034331B

    公开(公告)日:2023-04-18

    申请号:CN202010826182.3

    申请日:2020-08-17

    Abstract: 一种基于FPGA的电路模块测试方法,包括步骤:1)获取目标电路模块的电路网表;2)获取测试电路模块的电路网表;3)根据目标电路模块的电路网表和测试电路模块的电路网表生成整体电路模块的电路网表,具体为:将测试电路模块的测试端口对应连接到目标电路模块的硬宏单元上,同时删除测试电路模块对应的硬宏单元;或将目标电路模块的测试端口对应连接到测试电路模块的硬宏单元上,同时删除目标电路模块对应的硬宏单元;4)使用步骤3)获得的整体电路模块的电路网表,对所述目标电路模块进行测试。本发明模拟了FPGA中IP核等电路模块通常作为整体电路的一部分的真实使用环境,从而使测试结果更准确。

    一种基于FPGA的电路模块测试方法

    公开(公告)号:CN112034331A

    公开(公告)日:2020-12-04

    申请号:CN202010826182.3

    申请日:2020-08-17

    Abstract: 一种基于FPGA的电路模块测试方法,包括步骤:1)获取目标电路模块的电路网表;2)获取测试电路模块的电路网表;3)根据目标电路模块的电路网表和测试电路模块的电路网表生成整体电路模块的电路网表,具体为:将测试电路模块的测试端口对应连接到目标电路模块的硬宏单元上,同时删除测试电路模块对应的硬宏单元;或将目标电路模块的测试端口对应连接到测试电路模块的硬宏单元上,同时删除目标电路模块对应的硬宏单元;4)使用步骤3)获得的整体电路模块的电路网表,对所述目标电路模块进行测试。本发明模拟了FPGA中IP核等电路模块通常作为整体电路的一部分的真实使用环境,从而使测试结果更准确。

Patent Agency Ranking