-
公开(公告)号：CN1523761A
公开(公告)日：2004-08-25
申请号：CN200410005406.5
申请日：2004-02-18
Applicant: 三星电子株式会社
Inventor： 崔桢焕
IPC: H03K19/0185 , H03K17/22
CPC classification number: H04L25/028 , H03K19/00323 , H04L25/0298
Abstract: 开放漏极型输出缓冲器包括，第一驱动器和至少一个(1)至少一个次级驱动器以及(2)至少一个三级驱动器。该第一驱动器选择性地根据输入数据将输出结点向着低电压拉。该次级和三级驱动器具有第一和第二状态。每个次级和三级驱动器在第一状态中将输出结点拉向低电压，并且在第二状态中将输出结点拉向低电压。控制电路，当包括次级驱动器的时候，控制次级驱动器，以便当已经确定已经产生了至少两个连续的低电压输出数据的时候次级驱动器处于第二状态。该控制电路，当包括三级驱动器的时候，控制三级驱动器，以便当确定了从稳定的高电压输出数据向低电压输出数据转换的时候，三级驱动器处于第一状态。
-
公开(公告)号：CN1497413A
公开(公告)日：2004-05-19
申请号：CN03159821.8
申请日：2003-09-25
Applicant: 三星电子株式会社
Inventor： 崔桢焕
CPC classification number: H04L5/1423 , H04L25/061
Abstract: 公开了一种用于检测位于具有两个节点的双向数据通道上的数据的数据检测器。数据通道上的数据是置于两个节点的数据通道上的数据的组合。在第一节点的数据检测器将从数据通道接收的数据与多个基准电压进行比较。哪个基准电压用于比较是由在第一节点的数据通道上的数据的状态而定。通过将来自数据通道的数据与不只一个基准电压进行比较，能检测到具有约50％的摆幅容限的数据，以致其比传统电路更少受噪声、功率或其他干扰的影响。还公开了用于检测数据的方法。
-
公开(公告)号：CN118351900A
公开(公告)日：2024-07-16
申请号：CN202410030298.4
申请日：2024-01-09
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 提供了正交误差校正电路和具有其的存储器装置。存储器装置包括：时钟接收器，其接收外部时钟信号；发送器，其并行地接收第一至第N数据并且基于包括不同相位的第一至第N时钟信号顺序地输出第一至第N数据；正交误差校正电路，其校正第一至第N时钟信号之间的偏斜，其中，外部时钟信号包括与第一至第N时钟信号相同的频率，并且正交误差校正电路选择性地接收第一至第N时钟信号中的第一时钟信号，基于相对于第一时钟信号的延迟操作产生包括与第一时钟信号的相位不同的相位的第二时钟信号，并且通过执行基于第一时钟信号和第二时钟信号产生的第一至第N时钟信号之间的相位比较来校正第一至第N时钟信号之间的偏斜。
-
公开(公告)号：CN118262772A
公开(公告)日：2024-06-28
申请号：CN202311547317.2
申请日：2023-11-17
Applicant: 三星电子株式会社
IPC: G11C29/02 , G11C29/50 , G11C7/10 , G11C11/408 , G11C11/4093
Abstract: 公开了一种存储器件，包括：上拉驱动器，连接在电源电压和第一节点之间；T线圈电路，连接在第一节点和第二节点之间；外部电阻器；以及ZQ控制器，为对上拉驱动器执行ZQ校准操作。ZQ控制器包括：路径选择电路，选择第一节点和第二节点之中的一个节点；比较电路，将由路径选择电路选择的一个节点的电压与上拉参考电压进行比较，并输出比较结果；以及代码生成电路，基于比较结果来生成用于驱动上拉驱动器的上拉代码。当生成上拉代码时，外部电阻器连接在第二节点和地电压之间。
-
公开(公告)号：CN118100929A
公开(公告)日：2024-05-28
申请号：CN202311447127.3
申请日：2023-11-02
Applicant: 三星电子株式会社
IPC: H03M1/10
Abstract: 提供用于时序偏斜校准的设备。例如，所述设备可包括：模数转换电路，被配置为基于时钟信号对输入信号进行采样并且将采样的输入信号转换为数字码；偏斜检测电路，被配置为计算数字码的各个电平的标准差的第一和，将标准差的第一和与先前计算的标准差的第二和进行比较，并且选择第一和以及第二和之中的较小值；以及补偿电路，被配置为基于第一和以及第二和之中的选择的一个来补偿时钟信号的偏斜。
-
Patent Agency Ranking
公开(公告)号：CN117675458A
公开(公告)日：2024-03-08
申请号：CN202310714285.4
申请日：2023-06-15
Applicant: 三星电子株式会社
Abstract: 提供数据接收装置。所述数据接收装置可包括虚设级块。虚设级块可包括m个虚设级，其中，m是大于或等于2的自然数。所述m个虚设级中的每个可被配置为使用虚设系数信息从虚设输入信号去除符号间干扰(ISI)，以生成没有ISI的虚设输出信号。所述m个虚设级中的每个还可被配置为输出虚设输出信号。正常级块可包括n个正常级，其中，n是大于或等于2的自然数。所述n个正常级中的每个可被配置为使用系数信息从输入信号去除ISI以生成没有ISI的输出信号，并且还可被配置为输出输出信号。
-
公开(公告)号：CN117596899A
公开(公告)日：2024-02-23
申请号：CN202311006865.4
申请日：2023-08-10
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体封装，其中缓冲器芯片被引线键合到存储器管芯。该半导体封装包括半导体管芯堆叠、连接到第一组半导体管芯的第一组引线键合、连接到第二组半导体管芯的第二组引线键合、以及缓冲器芯片。第二组半导体管芯在第一组半导体管芯上。缓冲器芯片包括靠近半导体管芯堆叠的第一组管芯键合焊盘以及远离半导体管芯堆叠的第二组管芯键合焊盘。第二组引线键合延伸以连接到缓冲器芯片的第一组管芯键合焊盘，并且第一组引线键合延伸以连接到缓冲器芯片的第二组管芯键合焊盘。
-
公开(公告)号：CN117595864A
公开(公告)日：2024-02-23
申请号：CN202310800772.2
申请日：2023-06-30
Applicant: 三星电子株式会社
Abstract: 公开了数字锁相环及其操作方法。所述数字锁相环(PLL)包括：(i)数控振荡器(DCO)，被配置为：生成具有响应于频率控制信号可调节的频率的振荡信号，(ii)分频器，被配置为：响应于对所述振荡信号的频率进行分频而生成反馈信号，(iii)时间‑数字转换器(TDC)，被配置为：检测参考信号与反馈信号之间的相位差，并且基于所述相位差生成误差信号，以及(iv)数字环路滤波器，被配置为：响应于所述误差信号和所述振荡信号而生成频率控制信号。
-
公开(公告)号：CN116192579A
公开(公告)日：2023-05-30
申请号：CN202211499985.8
申请日：2022-11-28
Abstract: 一种接收器包括：差分信号生成器，其接收单端信号，并且基于单端信号、参考信号和一对补偿信号来生成具有正信号和负信号的差分信号；一对充电电路，其在时钟信号的逻辑低时段中将第一节点和第二节点充电至电源电平；一对放电电路，其在时钟信号的逻辑高时段中分别根据正信号的电平和负信号的电平对第一节点和第二节点进行放电；比较器，其将第一节点和第二节点的信号电平进行比较，并且输出差分信号的偏移检测信号；以及偏移补偿器，其将各自基于偏移检测信号调整的参考信号和一对补偿信号输出到差分信号生成器。
-
公开(公告)号：CN116192174A
公开(公告)日：2023-05-30
申请号：CN202211511979.X
申请日：2022-11-29
Abstract: 提供偏移检测器电路、接收器、以及补偿差分信号发生器的偏移的方法。偏移检测器电路包括：数字信号寄存器，其存储基于单端PAM‑N信号生成的数字信号中的在最近的M个信号时段中接收的M个单位数字信号，M是自然数，N是奇数；比较器，其输出基于PAM‑N信号从差分信号发生器生成的差分信号中包括的一对信号的比较信号；比较结果寄存器，其存储比较信号中的与最近的M个信号时段相对应的M个单位比较信号；模式检测器，其在M个单位数字信号与预定信号模式匹配时输出检测信号；以及偏移检查器，其响应于检测信号来检查M个单位比较信号的模式，并且当M个单位比较信号的模式与预定偏移模式匹配时输出偏移检测信号。
-
-
-
-
-
-
-
-
-
Search Results
110
records
(took 0.041 seconds)
