-
公开(公告)号：CN107359165A
公开(公告)日：2017-11-17
申请号：CN201710320519.1
申请日：2017-05-09
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11556
CPC classification number: H01L27/11582 , H01L27/0688 , H01L27/11565 , H01L27/11573 , H01L27/11575 , H01L27/11556
Abstract: 一种垂直存储器件包括：在衬底上的下电路图案，在下电路图案上在基本上垂直于衬底的上表面的第一方向上彼此间隔开的多个栅电极，在第一方向上延伸穿过栅电极的沟道，包括在基本上平行于衬底的上表面的第二方向上延伸的第一公共源线(CSL)的存储单元块，以及连接到下电路图案和第一CSL并在第一方向上重叠第一CSL的第一接触插塞。
-
公开(公告)号：CN109860194B
公开(公告)日：2024-12-27
申请号：CN201811432799.6
申请日：2018-11-28
Applicant: 三星电子株式会社
Inventor： 金森宏治
Abstract: 本申请提供一种竖直存储器装置。所述竖直存储器装置包括衬底上的栅电极结构以及沟道。栅电极结构包括在基本垂直于衬底的上表面的竖直方向上彼此间隔开的栅电极。沟道在衬底上在竖直方向上延伸穿过栅电极结构。沟道包括：具有相对于衬底的上表面的倾斜侧壁的第一部分，以及接触所述第一部分的上表面并且具有相对于衬底的上表面的倾斜侧壁的第二部分。所述第二部分的上表面的宽度小于所述第一部分的上表面的宽度。掺有碳或p型杂质的杂质区形成在衬底的上部。沟道接触杂质区。
-
公开(公告)号：CN118695599A
公开(公告)日：2024-09-24
申请号：CN202410329505.6
申请日：2024-03-21
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器件。存储器件包括第一单元阵列堆叠、第二单元阵列堆叠和垂直接触，第一单元阵列堆叠包括第一栅极电极、第一沟道结构和分别连接到第一栅极电极并具有台阶形状的第一焊盘部分，第二单元阵列堆叠设置在第一单元阵列堆叠上并包括第二栅极电极、第二沟道结构和分别连接到第二栅极电极并具有台阶形状的第二焊盘部分，其中第二焊盘部分在第一方向上与第一焊盘部分重叠，垂直接触穿过第一焊盘部分中的任一个、在第一焊盘部分中的所述任一个下方的第一延伸部分、第二焊盘部分中的任一个和在第二焊盘部分中的所述任一个下方的第二延伸部分，以在第一方向上延伸。
-
公开(公告)号：CN110534524B
公开(公告)日：2024-06-18
申请号：CN201910276163.5
申请日：2019-04-08
Applicant: 三星电子株式会社
Abstract: 公开了一种垂直半导体装置，该垂直半导体装置包括其中绝缘图案和导电图案交替且重复地堆叠在基底上的导电图案结构。导电图案结构包括具有阶梯形状的边缘部分。导电图案中的每个导电图案包括与边缘部分中的阶梯的上表面对应的垫区域。垫导电图案被设置为接触垫区域的上表面的一部分。掩模图案设置在垫导电图案的上表面上。接触塞穿透掩模图案以接触垫导电图案。
-
公开(公告)号：CN111312720B
公开(公告)日：2024-03-12
申请号：CN201911198874.1
申请日：2019-11-29
Applicant: 三星电子株式会社
Abstract: 本公开提供了垂直半导体器件。一种垂直半导体器件包括：导电图案结构，在第一方向上延伸；沟槽，在交叉第一方向的第二方向上的两个相邻的导电图案结构之间；存储层，设置在沟槽的侧壁上；第一绝缘层，设置在沟槽中并在第一方向上彼此间隔开；沟道图案，设置在存储层上且在沟槽中，并在第一方向上彼此间隔开；以及蚀刻停止层图案，设置在沟槽中。每个导电图案结构包括交替堆叠在基板的上表面上的导电图案和绝缘层。每个蚀刻停止层图案设置在对应的第一绝缘层和存储层中的阻挡电介质层之间。蚀刻停止层图案在第一方向上彼此间隔开。
-
Patent Agency Ranking
公开(公告)号：CN107665895B
公开(公告)日：2023-07-04
申请号：CN201710617352.5
申请日：2017-07-26
Applicant: 三星电子株式会社
Abstract: 公开了一种垂直存储器件及其制造方法。垂直存储器件可以包括：衬底、在衬底上的栅极堆叠结构和沟道结构、以及在栅极堆叠结构与沟道结构之间的电荷俘获结构。栅极堆叠结构包括在衬底上在垂直方向上彼此交替地堆叠使得单元区域和单元间区域在垂直方向上交替地布置的导电结构和绝缘夹层结构。沟道结构在垂直方向上穿透栅极堆叠结构。电荷俘获结构和导电结构在单元区域处限定存储单元。电荷结构被构造为选择性地存储电荷。电荷俘获结构包括在单元间区域中的用于减少在垂直方向上彼此相邻的相邻存储单元之间的联接的防联接结构。
-
公开(公告)号：CN116056461A
公开(公告)日：2023-05-02
申请号：CN202211083785.4
申请日：2022-09-06
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种三维半导体存储器件和包括该三维半导体存储器件的电子系统。该三维半导体存储器件包括基板和在基板上的堆叠结构。该堆叠结构包括：在第一方向上延伸并在与第一方向交叉的第二方向上排列的第一块以及在第一块之间的第二块；分隔结构，在第一方向上延伸并在第二方向上布置在第一块之间以及在第一块和第二块之间；穿透第一块并接触基板的垂直沟道结构；以及穿透第二块和基板的贯穿通路结构。每个第一块在第二方向上的宽度等于第二块在第二方向上的宽度。
-
公开(公告)号：CN115734610A
公开(公告)日：2023-03-03
申请号：CN202211045410.9
申请日：2022-08-30
Applicant: 三星电子株式会社
Abstract: 本公开提供了一种半导体器件及包括其的数据存储系统。半导体器件包括在下部结构上的上部结构。上部结构包括包含栅极层的堆叠结构、穿透堆叠结构的垂直存储器结构、电连接到垂直存储器结构并在堆叠结构下方的位线、以及电连接到垂直存储器结构并在堆叠结构上的导电图案。垂直存储器结构包括绝缘核心区、在绝缘核心区上电连接到导电图案的第一焊盘图案、在绝缘核心区的侧表面和第一焊盘图案的侧表面上的电介质结构、以及沟道层。沟道层包括接触电介质结构的第一部分以及从第一部分延伸并且在第一焊盘图案的下表面和绝缘核心区的上表面之间的第二部分。
-
公开(公告)号：CN114334996A
公开(公告)日：2022-04-12
申请号：CN202111029282.4
申请日：2021-09-02
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种非易失性存储器件，包括：沿第一方向依次堆叠的第一下层间绝缘层和第二下层间绝缘层；下金属层，设置在所述第一下层间绝缘层中；以及多个下结合金属，设置在所述第一下层间绝缘层和所述第二下层间绝缘层中并且沿与所述第一方向相交的第二方向彼此间隔开。所述下金属层的在所述第一方向上的最上方表面低于所述多个下结合金属的在所述第一方向上的最上方表面，并且所述下金属层置于所述多个下结合金属之间。
-
公开(公告)号：CN112802856A
公开(公告)日：2021-05-14
申请号：CN202011266603.8
申请日：2020-11-13
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11573
Abstract: 一种半导体器件包括：堆叠在衬底上的栅极层、延伸穿过栅极层的沟道层、设置在沟道层上的串选择栅极层、以及延伸穿过串选择栅极层以接触沟道层的串选择沟道层。串选择沟道层包括在串选择栅极层下方且包含第一突出区域的第一部分、延伸穿过串选择栅极层的第二部分、以及在串选择栅极层上方且包含第二突出区域的第三部分。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.043 seconds)
