公开(公告)号：CN101726274B

公开(公告)日：2011-04-27

申请号：CN200910199726.1

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  肖德元 ,  王曦

IPC: G01B21/02 ,  G01R31/26

Abstract: 本发明提供一种利用MOSFET输入输出特性确定MOSFET？BSIM模型参数宽度偏移量的方法。首先利用半导体参数测试仪测量至少3个拥有相同沟道长度、不同沟道宽度的MOSFET器件的Ids-Vds输出特性；然后求出漏极电流Ids对漏极电压Vds的二阶导数Ids″；通过延长Ids″与MOSFET沟道设计宽度Wdrawn的曲线便可容易得到准确的MOSFET器件的宽度偏移量Wint。

公开(公告)号：CN101996999A

公开(公告)日：2011-03-30

申请号：CN201010263965.1

申请日：2010-08-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 黄晓橹 ,  陈静 ,  张苗 ,  王曦

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/1087 ,  H01L29/66181 ,  H01L29/945

Abstract: 本发明公开了一种具有扩展型沟槽的DRAM结构及其制作方法，该结构包括PMOS晶体管和与其源极相连的沟槽电容器，该沟槽电容器包括半导体衬底、交替排列的P型SiGe层和P型Si层、沟槽、电介质层和多晶硅层，沟槽位于交替排列的P型SiGe层和P型Si层内，深入至半导体衬底，其侧壁剖面为梳齿形，交替排列的P型SiGe层和P型Si层作为沟槽电容器的下极板，电介质层位于沟槽内壁表面，多晶硅层填充于沟槽内作为沟槽电容器的上极板；在交替排列的P型SiGe层和P型Si层之上还制备有N型Si层，所述PMOS晶体管制作于该N型Si层上。本发明方法用掺杂和外延技术交替生长P型SiGe层和P型Si层并用选择性刻蚀制作出梳齿形的侧壁，改进了DRAM中深槽式电容器的结构，简化了制作工艺。

公开(公告)号：CN101950723A

公开(公告)日：2011-01-19

申请号：CN201010220390.5

申请日：2010-07-06

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  肖德元 ,  王曦

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/06

CPC classification number: H01L29/78612 ,  H01L21/28518 ,  H01L29/78654

Abstract: 本发明公开了一种实现源体欧姆接触的SOI MOS器件制作方法，先制作栅区，进行高剂量的源区和漏区轻掺杂，形成较高浓度的轻掺杂N型源区和轻掺杂N型漏区，之后在栅区周围制备侧墙隔离结构，进行源区和漏区离子注入，通过一道在源区位置设有开口的掩膜版，倾斜的进行重掺杂P离子注入，从而在源区与体区之间形成重掺杂的P型区，最后在源区的部分表面形成一层金属，通过热处理使金属与其下的Si材料反应生成硅化物。本发明通过硅化物与其旁边的重掺杂P区形成欧姆接触，释放SOI MOS器件在体区积累的空穴，从而抑制SOIMOS器件的浮体效应，并具有不增加芯片面积，制造工艺简单与常规CMOS工艺相兼容等优点。

公开(公告)号：CN101924138A

公开(公告)日：2010-12-22

申请号：CN201010212125.2

申请日：2010-06-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  黄晓橹 ,  陈静

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1207 ,  H01L29/1054

Abstract: 本发明公开了一种防止浮体及自加热效应的MOS器件结构及其制备方法。该MOS器件结构，包括Si衬底和位于Si衬底之上的有源区，所述有源区包括沟道以及分别位于沟道两端的源区和漏区，在沟道之上设有栅区，在源区、漏区及沟道两侧与Si衬底之间设有绝缘埋层，在沟道中部与Si衬底之间设有SiGe隔层。该MOS器件结构的沟道可以通过SiGe隔层向Si衬底导电导热，防止了器件的浮体效应及自加热效应；在源漏区及沟道两侧与Si衬底之间保留绝缘埋层，可减小源漏区的寄生电容。该器件结构采用Si\SiGe\Si外延层通过刻蚀、掺杂、选择性刻蚀、填充绝缘介质等工艺制备，其步骤简单，易于实施，具有重要的应用价值。

公开(公告)号：CN101771052A

公开(公告)日：2010-07-07

申请号：CN200910200965.4

申请日：2009-12-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  陈静

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L29/7841 ,  G11C11/404 ,  G11C2211/4016 ,  H01L27/10802

Abstract: 本发明公开了一种浮体动态随机存储器的单元结构及其制作工艺。其结构包括位于埋层氧化层上的P型半导体区、位于P型半导体区上的N型半导体区以及位于N型半导体区上的栅极区，N型半导体区、P型半导体区四周设有电隔离区。利用隔离的浮体栅二极管作存储节点，通过带与带间的隧道穿透，电子在浮体积聚定义为第一种存储状态；通过PN结正向偏置，电子从浮体发射出去或者空穴注入到浮体，定义为第二种存储状态；这两种状态造成浮体栅二极管(N+/P+)正向开启电压的差异，通过电流的大小可以感知。本发明是一种高效低功耗高密度栅二极管(N+/P+)浮体存储器单元，具备制作工艺简单、集成密度高、成本低廉及可靠性高等优点。

公开(公告)号：CN101197260B

公开(公告)日：2010-04-14

申请号：CN200710173709.1

申请日：2007-12-28

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  张苗 ,  王曦 ,  林成鲁

IPC: H01L21/20 ,  H01L21/265 ,  H01L21/762 ,  H01L21/84

Abstract: 本发明涉及一种半导体衬底，包含了位于顶层的覆盖层和位于覆盖层下方的孔洞层，以及位于孔洞层下方的支撑层。采用离子注入和阳极氧化两种方法来制备这种特殊结构的半导体衬底。同时还公开了采用这种半导体衬底来制作广义键合减薄绝缘体上的硅材料的方法；以及将该半导体衬底用于材料外延作为外延衬底的方法。与现有技术相比，本发明的优在于该半导体衬底中的孔洞层能够帮助释放层间应力，获得完美的单晶材料。

公开(公告)号：CN101692440A

公开(公告)日：2010-04-07

申请号：CN200910197074.8

申请日：2009-10-13

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  王湘 ,  李显元 ,  张苗 ,  王曦 ,  林成鲁

IPC: H01L23/00 ,  H01L29/04 ,  H01L21/02 ,  H01L21/20

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种混合晶向应变硅衬底，包括：支撑衬底；直接设置于支撑衬底表面的锗硅层；以及直接设置于锗硅层表面的应变硅层。本发明进一步提供了所述混合晶向应变硅衬底的制备方法。本发明的优点在于，所提供的混合晶向应变硅衬底中，能够降低第一锗硅层的位错密度，并且保证第一应变硅区域的应变状态。并且由于具有锗硅层作为支撑衬底和应变硅层之间的缓冲层，能够提高应变硅层的晶格质量和应变程度。进一步提供的混合晶向应变硅衬底制备方法中，应变硅层生长完毕后无需再进行抛光、外延以及键合等工艺，能够保持应变硅的应变程度。

公开(公告)号：CN101604657A

公开(公告)日：2009-12-16

申请号：CN200910053503.4

申请日：2009-06-19

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  王湘 ,  李显元 ,  张苗 ,  王曦 ,  林成鲁

IPC: H01L21/762 ,  H01L21/265 ,  H01L21/20 ,  H01L21/78

Abstract: 一种制备双埋层绝缘体上硅衬底的方法，包括如下步骤：提供单晶硅支撑衬底；将第一离子注入单晶硅支撑衬底中；退火，从而在单晶硅支撑衬底中形成第一绝缘层以及第一单晶硅层；提供第一键合衬底；在第一键合衬底表的表面形成第二单晶硅层；在第二单晶硅层表面形成第二绝缘层；以第二绝缘层远离第一键合衬底的表面以及第一单晶硅层远离单晶硅支撑衬底的表面为键合面，进行键合操作；移除第一键合衬底。本发明的优点在于，采用注入工艺形成第一单晶硅层，从而能够避免边缘碎裂的问题，并且注入工艺可以减少机械抛光和键合的次数，从而提高了材料厚度的均匀性和晶向的对准精度。

公开(公告)号：CN101428752A

公开(公告)日：2009-05-13

申请号：CN200810202861.2

申请日：2008-11-18

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  王曦 ,  孙佳胤 ,  武爱民

IPC: B81C1/00 ,  H01L21/20 ,  H01L21/205

Abstract: 本发明涉及一种III族氮化物材料的生长方法，其特征在于包括如下步骤：选择一悬臂梁，所述悬臂梁具有一固定端和一自由端；在悬臂梁的上表面生长缓冲层，在缓冲层的表面生长III族氮化物层。本发明的优点在于，采用悬臂梁作为生长III族氮化物的衬底，由于悬臂梁仅一端固定，可以降低III族氮化物层中的应力，提高晶体质量。

公开(公告)号：CN101388331A

公开(公告)日：2009-03-18

申请号：CN200810202084.1

申请日：2008-10-31

Applicant: 上海新傲科技有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 欧欣 ,  王曦 ,  张苗

IPC: H01L21/00 ,  H01L21/20 ,  H01L21/316 ,  H01L21/265 ,  H01L21/762 ,  H01L21/84

Abstract: 一种制备绝缘体上硅材料的内热氧化方法，包括如下步骤：提供单晶硅衬底；在单晶硅衬底中注入缺陷引入离子，从而在单晶硅衬底中形成缺陷空洞层，以及位于缺陷空洞层表面的顶层硅；在缺陷空洞层表面的顶层硅中形成扩散通道；将单晶硅衬底在含氧气氛中进行退火。本发明的优点在于，在单晶硅衬底中注入缺陷引入离子，从而在单晶硅衬底中形成缺陷空洞层，缺陷空洞层作为氧化硅团聚体形核提供了高密度的形核中心，加速了氧化硅团聚体的形核和长大，减少或完全代替注氧隔离工艺(SIMOX)中形成连续二氧化硅绝缘埋层中氧的注入剂量。同时，缺陷空洞层中的空体积将吸收由于氧化硅团聚体形成而产生的体积膨胀效应，减少顶层硅与BOX层界面的应力，提高SOI材料的质量。