-
公开(公告)号：CN101809669B
公开(公告)日：2015-07-29
申请号：CN200880109055.9
申请日：2008-08-08
Applicant: 飞思卡尔半导体公司
IPC: G11C11/34 , H01L27/115 , G11C13/02
CPC classification number: H01L45/1675 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/1273 , H01L45/144 , H01L45/148
Abstract: 一种相变存储器结构，包括：第一电极；位于第一电极之上的加热器，其中，所述加热器包括第一柱和第二柱，所述第一柱和所述第二柱中的每一个包括顶侧和底侧；相变材料，所述相变材料在所述第一柱的横侧部分的周围，所述第一柱的所述横侧部分位于所述第一柱的所述顶侧和所述底侧之间，所述相变材料在所述第二柱的横侧部分的周围，所述第二柱的所述横侧部分位于所述第二柱的所述顶侧和所述底侧之间；以及位于所述加热器和所述相变材料之上的第二电极，所述第一电极至少经由所述相变材料电耦合到所述第二电极。
-
公开(公告)号：CN1610952B
公开(公告)日：2015-05-13
申请号：CN02826572.6
申请日：2002-08-21
Applicant: 奥翁尼克斯公司
IPC: G11C11/34
CPC classification number: G11C13/0004 , G11C13/0069 , G11C2013/0076
Abstract: 一种技术包括，响应于把数据写入相变存储器器件(33)的存储器单元(140)的请求，把该存储器单元(140)设置为在所述存储器单元(140)之间是共享的状态。此外，响应于这一请求，数据被写入该存储器单元(140)。
-
公开(公告)号：CN101496109B
公开(公告)日：2014-03-26
申请号：CN200780007004.0
申请日：2007-01-22
Applicant: 飞思卡尔半导体公司
IPC: G11C11/34
CPC classification number: G06F12/0246
Abstract: 非易失性存储器(12)可以具有用相对很少的擦除操作并行地擦除的多个块(14，16，18)。因为擦除操作相对较慢，所以在存储器(12)的安装中上述特征为使用者节省时间。并行擦除的问题涉及具有不同编程/擦除历史的不同块，其结果是具有不同历史的块要有差别地擦除。因此，在执行预定数目的擦除循环之后，阻止并行擦除的能力。通过允许并行擦除操作直到计数到擦除操作的预定数目来实现上述要求。在达到所述预定数目之后，产生并行擦除操作模式禁止信号，以阻止进一步的并行擦除循环。在非易失性存储器(12)的用户不能访问的小块(20)中保持计数和预定数目。
-
公开(公告)号：CN101501779B
公开(公告)日：2013-09-11
申请号：CN200780026094.8
申请日：2007-05-10
Applicant: 苹果公司
CPC classification number: G11C11/5657
Abstract: 一种用于在包括多个模拟存储单元(32)的存储器(28)中进行数据存储的方法，包括估计模拟存储单元相应的可达到的存储容量。基于所估计的可达到的存储容量，将定义待要存储在存储单元中的数据量的相应的存储配置分配给该存储单元。根据相应的分配的存储配置，将数据存储在存储单元中。在所述存储器被安装在主机系统中并用于在该主机系统中存储数据之后，重新估计所述模拟存储单元的可达到的存储容量。响应于重新估计的可达到的容量，修改所述存储配置。
-
公开(公告)号：CN101584002B
公开(公告)日：2013-07-31
申请号：CN200880002092.X
申请日：2008-01-15
Applicant: 爱特梅尔公司
CPC classification number: G11C16/28
Abstract: 本发明揭示一种存储器系统以及计算机存储器系统。在一个实施例中，所述存储器系统包含第一位线，其中所述第一位线产生第一瞬变电流。所述存储器系统还包含耦合到所述第一位线的读出放大器。所述存储器系统还包含耦合到所述读出放大器的第二位线，其中所述第二位线产生第二瞬变电流，所述第二瞬变电流等于所述第一瞬变电流。所述读出放大器使所述第一和第二瞬变电流能够被抵消。根据本文所揭示的所述系统，可在不受瞬变电流不利影响的情况下确定存储器单元的状态。
-
Patent Agency Ranking
公开(公告)号：CN102081959B
公开(公告)日：2013-06-12
申请号：CN200910310502.3
申请日：2009-11-26
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种存储器读出电路以及存储器，属于集成电路设计技术领域。所述读出电路包括电流镜，与电流镜并联相连的预充电路，与并联相连的电流镜和预充电路串联相连的钳位电路，与钳位电路串联相连的Y译码通道，与Y译码通道串联相连的存储阵列，第一读取支路和第二读取支路；第一读取支路和第二读取支路并联连接后，与电流镜串联连接形成节点；第一读取支路包括电容、反相器、开关管和锁存电路，反相器和开关管并联相连后，与电容、锁存电路串联相连；第二读取支路包括串联相连的参考电路和钳位/导通控制电路。使用本发明存储器读出电路可以在读取存储器中所存储的数据时，达到高速、访问时间短及低功耗读取的目的。
-
公开(公告)号：CN103107076A
公开(公告)日：2013-05-15
申请号：CN201110358304.1
申请日：2011-11-11
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/28 , H01L21/8247 , G11C11/34
Abstract: 本发明提供一种嵌入逻辑电路的分离栅极式快闪存储器及存储器组的制作方法，经过二次氧化硅淀积、二次多晶硅淀积、三次蚀刻、去除氧化硅层即可在一块集成电路上同时制作分离栅极式快闪存储器、高压晶体管、逻辑晶体管。使得分离栅极式快闪存储器、高压晶体管、逻辑晶体管的密度增大，运行速度更快，同时集成芯片更小，从而降低了每个集成芯片的成本。另外，使得栅极没有经过刻蚀工艺形成，因此栅极质量很高。在最后形成三个不同的栅极结构时，采用的是全局回蚀的方式，不需要单独刻蚀每个部分的栅极，有利于工艺上操作容易，控制方便，工艺集成度高，节省工艺的成本，并且节省了光刻胶，和避免了对栅极结构的污染。
-
公开(公告)号：CN101558449B
公开(公告)日：2013-04-24
申请号：CN200780037370.0
申请日：2007-08-08
Applicant: 南泰若股份有限公司
IPC: G11C11/34
Abstract: 在本发明的一方面，非易失性纳米管二极管器件包括：第一端子及第二端子；半导体元件，包括阴极及阳极，且能响应于施加至该第一导电端子的电刺激，在该阴极与阳极之间形成导电路径；以及纳米管开关元件，包括与该半导体元件电连通的纳米管结构制品，该纳米管结构制品设在该半导体元件与该第二端子之间，且能在该半导体元件与该第二端子之间形成导电路径，其中施加在该第一及第二端子上的电刺激造成多个逻辑状态。
-
公开(公告)号：CN102844816A
公开(公告)日：2012-12-26
申请号：CN201080041800.8
申请日：2010-08-23
Applicant: 国际商业机器公司
CPC classification number: H01L28/40 , H01L22/14 , H01L22/22 , H01L22/34 , H01L23/5223 , H01L27/0688 , H01L27/0805 , H01L28/60 , H01L2924/0002 , Y10T307/865 , H01L2924/00
Abstract: 一种模块化的电容器阵列包括多个电容器模块。每个电容器模块包括电容器和开关器件，该开关器件配置成电断开电容器。开关器件包括配置成检测该电容器的漏电水平的感测单元，从而使得如果泄漏电流超过预定水平，则开关器件电断开电容器。每个电容器模块可以包括单个电容器平板、两个电容器平板或多于两个的电容器平板。使用漏电传感器及开关器件以电断开电容器阵列的任何漏电的电容器模块，从而保护电容器阵列免受过度漏电之害。
-
公开(公告)号：CN101789366B
公开(公告)日：2012-11-14
申请号：CN200910177848.0
申请日：2009-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/268 , H01L21/66 , G11C11/34
CPC classification number: H01L21/268 , H01L21/28185 , H01L22/14 , H01L22/20 , H01L22/34
Abstract: 一种方法，包括将半导体晶片划分为多个管芯区域，产生所述半导体晶片的绘图，利用激光对半导体晶片的多个管芯区域的每一个进行扫描，以及基于通过半导体晶片绘图确定的管芯区域数值在扫描过程中对激光的参数进行调整。所述绘图基于在每个管芯区域的第一次测量来表现管芯区域的特性。
-
-
-
-
-
-
-
-
-
Search Results
1215
records
(took 0.031 seconds)
