-
公开(公告)号：CN109945899B
公开(公告)日：2021-01-26
申请号：CN201910219754.9
申请日：2019-03-22
Applicant: 重庆邮电大学
IPC: G01D5/249
Abstract: 本发明请求保护一种应用于输出缓冲器工艺角补偿的探测编码电路，包括工艺角探测电路、编码电路、逻辑控制电路。其中，工艺角探测电路由两个非门和四个相同尺寸的MOS管PM1—PM4、NM1—NM4构成，根据控制信号RST的变化输出工艺角电压曲线。编码电路包括4个相同比较器和触发器，将工艺角探测电路的输出信号与偏置电压作比较实现编码，本发明采用二极管连接的PMOS管产生偏置电压，通过输入信号Vpulse实现VP1/VP2、VN1/VN2的锁存。逻辑电路由6个与门和3个非门构成，通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号。通过减小输出信号各补偿类型下的Slew rate的差值达到工艺角补偿的目的。
-
公开(公告)号：CN112199912A
公开(公告)日：2021-01-08
申请号：CN202011000059.2
申请日：2020-09-22
Applicant: 重庆邮电大学
IPC: G06F30/331 , G06F30/327
Abstract: 本发明请求保护一种基于FPGA的自适应算法模块化设计方法。主要包括3个部分：(1)规范并行和非规范并行的自适应LMS滤波器设计(2)整个自适应FxLMS系统的电路模型搭建(3)Vivado综合工具下的RTL电路结构模型以及自适应算法的testbench平台。本发明创新点在于相比较传统的FxLMS算法，本发明在Simulink库基础上加入Xilinx System generator工具，利用该工具调用基本的加法器、乘法器以及一些逻辑单元块进行模块化设计，最后生成HDL代码，结合Vivado综合工具进行布局布线和时序仿真。本发明不仅能降低开发周期、提高建模准确度、实现资源和速度的良好匹配，而且可以显著提高算法的灵活性，增强算法的性能，方便实现自适应算法的阶数快速调整。
-
公开(公告)号：CN108054203B
公开(公告)日：2020-01-10
申请号：CN201711409355.6
申请日：2017-12-22
Applicant: 重庆邮电大学
IPC: H01L29/08 , H01L29/737 , H01L21/331
Abstract: 本发明公开了一种绝缘体上硅锗衬底的异质结双极晶体管，包括低掺杂单晶硅衬底层及设置在所述低掺杂单晶硅衬底层上的基区、发射区及集电区，所述低掺杂单晶硅衬底层上与所述基区、发射区及集电区之间设置有二氧化硅绝缘层，所述发射区包括重掺杂应变硅发射区层。本发明利用绝缘体衬底可以起到减小寄生电容、增强绝缘的作用，使双极晶体管达到的速度更快、频率更高，还可以与金属‑氧化物半导体场效应晶体管相结合，形成BiCMOS工艺，可广泛应用与集成电路的设计与制造中。
-
公开(公告)号：CN109948784A
公开(公告)日：2019-06-28
申请号：CN201910003898.0
申请日：2019-01-03
Applicant: 重庆邮电大学
IPC: G06N3/063
Abstract: 本发明请求保护一种基于快速滤波算法的卷积神经网络加速器电路。为了减少卷积神经网络算法(CNN)的计算量，本发明利用快速滤波算法消除了二维卷积运算中卷积窗口之间重叠区域计算的冗余，使得算法强度缩减，提高了卷积计算效率。接着，本发明设计了4并行快速滤波算法的卷积计算加速单元，该单元采用若干小滤波器组成的复杂度较低的并行滤波结构来实现。这对于可编程的FPGA设计来说，不仅可以降低硬件资源的消耗，还可以提升运行速度。同时本文还对激活函数进行了优化设计，利用查找表和多项式结合的分段拟合方法设计了激活函数(sigmoid)的硬件电路，以保证近似的激活函数的硬件电路不会使精度下降。
-
公开(公告)号：CN103887362B
公开(公告)日：2016-08-17
申请号：CN201410122853.2
申请日：2014-03-28
Applicant: 重庆邮电大学
IPC: H01L31/107 , H01L31/0352
Abstract: 本发明公开了一种带有深N阱的NP型CMOS雪崩光电二极管，包括P型衬底、设置于P型衬底上的N阱层及雪崩区，所述雪崩区设置于所述P型衬底和N阱之间构成PN结，在P型衬底和雪崩区之间还设置有光吸收层，所述光吸收层为设置于P型衬底层上的深N阱，所述深N阱的掺杂浓度大于P型衬底层的掺杂浓度；本发明提高了雪崩光电二极管器件的速率、频率响应和带宽。
-
Patent Agency Ranking
公开(公告)号：CN117353706A
公开(公告)日：2024-01-05
申请号：CN202311319727.1
申请日：2023-10-12
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于FPGA的改进Delay‑FxLMS滤波器。本发明通过割集重定时技术重新分配延迟单元的位置，使算法结构流水化；将自适应延迟量设定为2，降低关键路径延迟，提高系统数据吞吐量；采用并行FIR滤波器结构，减少硬件电路寄存器工作频率，降低电路动态功耗。除此之外，将电路划分为多个数据处理模块，使滤波器权值局部更新，可在关键路径延迟不变下增添滤波阶数；利用DSP48E1模块完成信号与滤波系数之间乘加运算的并行处理，加快滤波器的处理速度，提高系统性能和效率。结果表明，该算法在压缩机降噪系统中的最大降噪为10dB，与传统Delay‑FxLMS算法相比，提高了3dB，数据吞吐量提高了1.5倍，收敛速度提高了1.8倍，查找表(LUT)、触发器(FF)和功耗分别降低了18.5％、33.6％和26.6％。
-
公开(公告)号：CN115425974B
公开(公告)日：2023-09-26
申请号：CN202211066106.2
申请日：2022-09-01
Applicant: 重庆邮电大学
IPC: H03M1/10
Abstract: 本发明请求保护一种应用于时域交织型模数转换器之中，将通道间的时钟偏差消除，解决了时域交织型模数转换器由于时钟偏差的存在降低ADC性能的问题。其中，所述方法通过将四个通道的数字输出码提取出来，按顺序排列之后，以第一个输出的数字码作为基准，将第一个通道的输出码与其他三个通道的数字码进行运算，通过若干个乘加单元，将每个通道与第一个通道的时钟偏差计算出来，利用电压与微分的关系，将由于时钟偏差产生的误差电压去除，以达到消除时钟偏差对于ADC的动态性能的影响。该校准方法无需额外参考通道，对于输入信号无特定要求，只需要一个校准周期就能将多个通道同时校准完成，控制逻辑简单，可以达到以较小的代价快速校准时钟偏差的目的。
-
公开(公告)号：CN115459741A
公开(公告)日：2022-12-09
申请号：CN202211111139.4
申请日：2022-09-13
Applicant: 重庆邮电大学
IPC: H03H21/00
Abstract: 本发明请求保护一种基于FPGA的脉动折叠式FXRLS滤波器设计方法。主要包括三个部分：(1)FXRLS滤波器设计(2)脉动FXRLS滤波器设计(3)折叠式FXRLS滤波器设计。本发明的创新点在于脉动结构以增加面积为代价提高了系统的速度。另一方面，折叠技术使用较少的硬件资源。收缩和折叠结构的组合提供了速度的提高和面积的减小。本文提出了一种将收缩结构和折叠结构相结合的新思想，并将其应用于x‑滤波递归最小二乘(FXRLS)等自适应滤波器中。对所设计的结构进行了心电图(ECG)信号中的噪声消除测试，并对所有滤波器的不同阶数的结果进行了分析。从分析中可以看出，与传统FXRLS结构相比，所提出的脉动结构中的折叠FXRLS中提高了7.24％，提出的脉动结构中的组合折叠显示面积和延迟减少18.35％。
-
公开(公告)号：CN115313864A
公开(公告)日：2022-11-08
申请号：CN202211111390.0
申请日：2022-09-13
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种应用于DC‑DC转换器模式切换中的逻辑控制电路。该电路主要包括一个逻辑控制电路、调制信号选择电路、降压核心电路、脉宽调制环路。由于DC‑DC模式切换时，误差放大器的输出会有明显的变化，因此模式切换通过VEA与V1进行比较，来产生模式选择信号CHOOSE实现。但是误差放大器的输出容易受到电路的噪声影响因此可能出现模式选择信号CHOOSE不稳定，为了解决这些问题，可以通过一些逻辑控制来改善这种情况。本发明的逻控制辑电路如下，VEA与V1进行比较来产生Q0、Q1、Q2信号，当Q0、Q1、Q2＝111时模式选择信号CHOOSE＝1，或者Q0、Q1、Q2＝000时模式选择信号CHOOSE＝0，才会进行模式切换，Q0、Q1、Q2为其余状态(001～110)时，模式选择信号CHOOSE信号均保持前一刻的状态。
-
公开(公告)号：CN112422130B
公开(公告)日：2022-07-01
申请号：CN202011343341.0
申请日：2020-11-26
Applicant: 重庆邮电大学
IPC: H03M1/38
Abstract: 本发明请求保护一种基于全动态结构的低功耗Binary‑Search ADC系统，其包括自举采样电路、全动态带前置放大器的比较器阵列和解码器阵列，其中自举采样电路包括电荷泵电路、自举采样开关和采样电容；判决阵列包括每一级的动态前置放大器、动态比较器和后端解码器阵列。本发明的目的在于能够通过使电路中的主要模块全部改进为动态结构，当没有控制时序输入时电路不工作，且控制电路工作的大部分时序信号由电路结构本身产生，从而使功耗得到进一步降低。创新点在于相比较传统架构，本发明基于全动态结构对电路功耗的降低有着显著的效果。本发明的全动态结构不仅能降低电路功耗，而且动态放大器还减小了电路的失调电压影响，保证了精度。
-
-
-
-
-
-
-
-
-
Search Results
108
records
(took 0.03 seconds)
