一种宽松条件下的ADC动态参数测试方法

    公开(公告)号:CN117792392A

    公开(公告)日:2024-03-29

    申请号:CN202311686948.2

    申请日:2023-12-08

    IPC分类号: H03M1/10

    摘要: 本发明请求保护一种用于宽松测试条件下的ADC动态参数测试方法,该方法可使ADC的动态参数测试在非高精度设备下进行。该方法包括:削波序列识别与重构、数据预处理、ADC参数还原三部分。削波序列识别与重构包括:采集ADC输出削波序列,对序列进行分段,计算每段非相干削波序列的频率,然后基于最小二乘法获取原本ADC输入信号的关键参数以重新构建理想削波信号,得到残差序列。数据预处理部分包括:将首尾不连续的残差序列转变为首尾连续的相干序列,计算每段ADC输出序列的SNR、SINAD、ENOB、THD等性能参数。ADC参数还原部分:通过每段ADC输出序列的差值,估计ADC自身杂散分量,从ADC输出序列的性能参数中还原ADC器件的性能参数。

    用于开关电源的自举电容内置及百分百占空比控制电路

    公开(公告)号:CN116667665A

    公开(公告)日:2023-08-29

    申请号:CN202310766465.7

    申请日:2023-06-26

    IPC分类号: H02M3/07

    摘要: 本发明请求保护用于开关电源的自举电容内置及百分百占空比控制电路,主要包括环路控制核心电路、最小时间关断电路、非交叠时钟、100%占空比控制电路、电平移位电路、振荡器、自举电路、RS触发器、两输入或门。其中环路控制核心电路是保证未进入100%占空比模式时,DC‑DC环路的正常工作;最小关断时间电路是保证自举电容CBOOT1有足够的电荷来让电路的下一个周期正常的运行;100%占空比控制电路是根据环路控制核心电路输出电压VS和最小关断时间电路VTOFF来判断是否进入100%占空比模式。电平移位电路是将高端管H_side MOS的栅极电压提高,保证高端管H_side MOS能够正常工作;非交叠时钟是防止高端管H_side MOS和低端管L_side MOS同时导通,造成损耗。

    一种基于FPGA的改进Delay-FxLMS滤波器

    公开(公告)号:CN117353706A

    公开(公告)日:2024-01-05

    申请号:CN202311319727.1

    申请日:2023-10-12

    IPC分类号: H03H17/06 H03H17/00

    摘要: 本发明请求保护一种基于FPGA的改进Delay‑FxLMS滤波器。本发明通过割集重定时技术重新分配延迟单元的位置,使算法结构流水化;将自适应延迟量设定为2,降低关键路径延迟,提高系统数据吞吐量;采用并行FIR滤波器结构,减少硬件电路寄存器工作频率,降低电路动态功耗。除此之外,将电路划分为多个数据处理模块,使滤波器权值局部更新,可在关键路径延迟不变下增添滤波阶数;利用DSP48E1模块完成信号与滤波系数之间乘加运算的并行处理,加快滤波器的处理速度,提高系统性能和效率。结果表明,该算法在压缩机降噪系统中的最大降噪为10dB,与传统Delay‑FxLMS算法相比,提高了3dB,数据吞吐量提高了1.5倍,收敛速度提高了1.8倍,查找表(LUT)、触发器(FF)和功耗分别降低了18.5%、33.6%和26.6%。