公开(公告)号：CN115377197A

公开(公告)日：2022-11-22

申请号：CN202211072230.X

申请日：2022-09-02

Applicant: 电子科技大学

Inventor： 章文通 ,  田丰润 ,  何佳敏

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/739

Abstract: 本发明提供一种SOI横向绝缘栅双极晶体管，第一导电类型top层分布在表面，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空场板阵列，多晶硅电极插入埋氧层中。本发明在器件开态时，纵向浮空场板表面能够形成积累层，提高了器件的饱和电流；器件关态时，表面top区可几乎由纵向浮空场板全耗尽，表面场将被top区钳位，因此第二导电类型漂移区的掺杂浓度在更大范围变化时器件表面场均不发生变化，一定程度上杜绝了器件的表面击穿。另外，插入埋氧层的多晶硅电极将电场线引入到埋氧层内，实现了介质场增强，提高了器件的纵向耐压。

公开(公告)号：CN113659008A

公开(公告)日：2021-11-16

申请号：CN202110952495.8

申请日：2021-08-19

Applicant: 电子科技大学

Inventor： 章文通 ,  吴旸 ,  张科 ,  何乃龙 ,  乔明 ,  李肇基 ,  张波

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336

Abstract: 本发明提供一种具有电场钳位层的匀场器件及其制造方法和应用，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空等势场板阵列；由于硅的介电系数是二氧化硅的三倍，在相同漂移区长度下，介质层能够取得更大的电场，提高击穿电压。电场钳位层Ptop的引入带来了双电荷自平衡，MIS电极高电位辅助耗尽P型杂质，低电位辅助耗尽N型杂质，同时P型杂质和N型杂质之间可以相互耗尽，因此可以大大增大漂移区浓度，从而降低比导通电阻。同时，电场钳位层Ptop保证了耗尽的连续性，具有钳位表面电场的作用，使得在很宽的漂移区浓度内保持高的击穿电压，具有高容差性。

公开(公告)号：CN113611750A

公开(公告)日：2021-11-05

申请号：CN202110952823.4

申请日：2021-08-19

Applicant: 电子科技大学

Inventor： 章文通 ,  吴旸 ,  张科 ,  何乃龙 ,  乔明 ,  李肇基 ,  张波

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336

Abstract: 本发明提供一种SOI横向匀场高压功率半导体器件及其制造方法和应用，包括第一导电类型衬底，第二导电类型漂移区，第一导电类型电场钳位层，第一和第二导电类型阱区，第一介质氧化层形成场氧化层，第二介质氧化层形成栅氧化层，第二导电类型埋层，第二导电类型源端重掺杂区，第二导电类型漏端重掺杂区，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空等势场板阵列；本发明在器件开态时，纵向浮空场板表面能够形成积累层，提高了器件的饱和电流。同时电极深入介质层，电极自适应在氧化层内部产生电荷，增加介质电场，实现ENDIF效果，提高器件的击穿电压。

公开(公告)号：CN107359195B

公开(公告)日：2020-12-29

申请号：CN201710642237.3

申请日：2017-07-31

Applicant: 电子科技大学

Inventor： 章文通 ,  余洋 ,  李珂 ,  詹珍雅 ,  梁龙飞 ,  乔明 ,  张波

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明提供一种高耐压横向超结器件，交替的第一掺杂类型条与第二掺杂类型条构成超结结构，在第二掺杂类型阱区与第二掺杂类型条、第一掺杂类型条交替出现区域的交界处形成第二掺杂类型多面耗尽区，由第二掺杂类型条、第二掺杂类型阱区对第一掺杂类型条构成了三面耗尽的结构，左右同理，右边存在第一掺杂类型多面耗尽区；减小了边缘区域对器件耐压的影响，维持了电荷平衡，以达到通过消除超结AB点高电场来避免提前击穿，提高器件耐压的目的。因为边缘电压峰值得到了抑制，可在保持高耐压的情况下，通过进一步提高超结条的掺杂浓度，进而降低导通电阻。最终达到消除超结AB点高电场、提高器件耐压、降低比导通电阻的目的。

公开(公告)号：CN110534566A

公开(公告)日：2019-12-03

申请号：CN201910836723.8

申请日：2019-09-05

Applicant: 电子科技大学

Inventor： 章文通 ,  杨昆 ,  何俊卿 ,  王睿 ,  乔明 ,  王卓 ,  张波 ,  李肇基

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明提供一种IGBT功率器件，属于半导体功率器件技术领域。通过把具有高深宽比的超结区引入漂移区表面或者体内，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗，若是将超结做在表面，那么平面栅就变为了鳍型栅，鳍型栅增加了栅极对器件沟道的控制，增加了器件的跨导和沟道电荷量。

公开(公告)号：CN110459602A

公开(公告)日：2019-11-15

申请号：CN201910819933.6

申请日：2019-08-31

Applicant: 电子科技大学

Inventor： 章文通 ,  何俊卿 ,  杨昆 ,  王睿 ,  张森 ,  乔明 ,  张波 ,  李肇基

IPC: H01L29/40 ,  H01L21/28

Abstract: 本发明提供一种具有纵向浮空场板的器件及制造方法，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，且第一介质氧化层包围浮空场板多晶硅电极，所述纵向浮空场板分布在整个第二导电类型漂移区中，形成纵向浮空场板阵列；本发明在器件关态引入全域MIS耗尽机制，浮空纵向场板在N型半导体材料中积累电子，在P型半导体材料中积累空穴；当纵向浮空场板插入衬底时，场板能同时对第一导电类型半导体衬底和第二导电类型漂移区进行耗尽，使得器件漂移区与衬底的电荷平衡部分独立，并通过金属条形成体内等势环以调制电场，提高器件耐压，同时，在器件开态时，浮空场板表面能够形成积累层，降低比导通电阻，并提高饱和电流。

公开(公告)号：CN110444591A

公开(公告)日：2019-11-12

申请号：CN201910819845.6

申请日：2019-08-31

Applicant: 电子科技大学

Inventor： 章文通 ,  何俊卿 ,  杨昆 ,  王睿 ,  乔明 ,  王卓 ,  张波 ,  李肇基

IPC: H01L29/423 ,  H01L29/78 ,  H01L29/739 ,  H01L21/336 ,  H01L21/331

Abstract: 本发明提供一种具有低比导通电阻的槽型器件及制造方法，包括第一导电类型衬底，第一导电类型漂移区，第一导电类型源极接触区，第二导电类型阱区，第二导电类型源端接触区，源极金属接触，第一介质氧化层，第二介质氧化层，第三介质氧化层，第四介质氧化层，控制栅多晶硅电极、分离栅多晶硅电极；本发明充分发掘深槽结构的三维耗尽能力，提出在z方向具有深槽和浅槽交替分布的槽型器件结构，利用深槽对额外的第一导电类型漂移区进行耗尽，保持器件耐压的稳定，同时，额外的第一导电类型漂移区在开态时为器件提供了更多的导电通路，减小器件的比导通电阻。

公开(公告)号：CN110429130A

公开(公告)日：2019-11-08

申请号：CN201910819875.7

申请日：2019-08-31

Applicant: 电子科技大学

Inventor： 章文通 ,  何俊卿 ,  王睿 ,  杨昆 ,  乔明 ,  王卓 ,  张波 ,  李肇基

IPC: H01L29/06 ,  H01L29/78 ,  H01L29/739

Abstract: 本发明提供一种电荷平衡的槽型器件终端结构，包括有源区末端结构和终端区结构；有源区末端结构包括：第一导电类型衬底，第一导电类型漂移区，第一导电类型源极接触区，第二导电类型阱区，第二导电类型源端接触区，源极金属接触，第一介质氧化层，控制栅多晶硅电极；所述终端区结构包括：第二介质氧化层、第三介质氧化层、第一终端多晶硅电极、第二终端多晶硅电极；有源区深槽末端为弧形，且/或者所述第一道终端深槽靠近有源区一侧与有源区深槽末端正对处为弧形，本发明缓解有源区深槽末端和第一道终端深槽之间的曲率效应，优化电荷平衡，克服了传统结构在该处由于三维耗尽效应而导致的提前击穿问题，提高器件的耐压。

公开(公告)号：CN109087952A

公开(公告)日：2018-12-25

申请号：CN201810967667.7

申请日：2018-08-23

Applicant: 电子科技大学

Inventor： 章文通 ,  叶力 ,  何俊卿 ,  林祺 ,  李珂 ,  李洁 ,  乔明 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种具有低比导通电阻的分离栅VDMOS器件及其制造方法，包括第一导电类型衬底、第一导电类型漂移区、第一导电类型buffer层、第二导电类型阱区、第一导电类型源端接触区以及第二导电类型接触区，元胞两侧设有伸入到第一导电类型漂移区内的深槽，深槽内的第一介质氧化层、第二介质氧化层和第三介质氧化层封闭第一多晶硅，第三介质氧化层和第四介质氧化层封闭第二多晶硅，源极金属接触位于两个第一介质氧化层之间，本发明通过引入高掺杂浓度的第一导电类型Buffer层，在缓解固有JFET效应的同时，扩展电流路径并提高了局部载流子浓度，从而增大器件导通电流，减小导通电阻。

公开(公告)号：CN108598166A

公开(公告)日：2018-09-28

申请号：CN201810395835.X

申请日：2018-04-27

Applicant: 电子科技大学

Inventor： 章文通 ,  蒲松 ,  叶力 ,  赖春兰 ,  乔明 ,  李肇基 ,  张波

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明提供一种基于超结自隔离的耗尽型增强型集成功率器件及其制造方法，其元胞结构包括第一掺杂类型衬底，第一掺杂类型衬底上设置有增强型超结MOSFET、耗尽型超结MOSFET和一个隔离结构，两种超结MOSFET器件共用漏极，隔离结构设置于增强型超结MOSFET和耗尽型超结MOSFET之间；本发明在传统的集成功率器件中引入介质岛与超结，介质岛可以作为掩模板通过自对准形成耗尽型沟道，在传统的耗尽型功率器件工艺流程的基础上节省一张版次，介质岛位于两个相邻的第二掺杂类型阱区之间的上表面位置，可以有效降低增强型超结MOSFET器件的栅电容，进一步改善增强型超结功率器件的开关特性。