-
公开(公告)号：CN108735732B
公开(公告)日：2021-06-15
申请号：CN201810540058.3
申请日：2018-05-30
Applicant: 湖南大学
IPC: H01L27/02
Abstract: 本发明提供一种LDMOS静电保护器件，包括衬底，衬底上设有深N阱，所述深N阱内设有第一P阱和第一N阱，所述第一P阱内设有第一N+注入区、第二N+注入区和第一P+注入区，所述第一N阱内设有第三N+注入区、第二P+注入区和第三P+注入区；所述第二N+注入区、所述第一P阱、所述第一N阱构成第一NPN结构，所述第一P阱、所述第一N阱、所述第三P+注入区构成第一PNP结构，所述第一NPN结构与所述第一PNP结构形成第一SCR路径；所述第一N+注入区、所述第一P阱、所述第二N+注入区构成第二NPN结构，所述第三P+注入区、所述第一N阱、所述第二P+注入区构成第二PNP结构，所述第二NPN结构与所述第二PNP结构形成第二SCR路径。本发明增加了一条SCR路径，提高了静电泄放能力。
-
公开(公告)号：CN108766964B
公开(公告)日：2021-06-11
申请号：CN201810482780.6
申请日：2018-05-18
Applicant: 湖南大学
IPC: H01L27/02
Abstract: 本发明提供一种LDMOS静电保护器件，包括衬底，衬底上设有深N阱，深N阱内从左到右依次设有第一P阱、第三N+注入区、第三P+注入区和第四N+注入区，第一P阱内从左到右依次设有第一P+注入区、第一N+注入区、第二N+注入区和第二P+注入区；第二N+注入区和第二P+注入区互相连接；第一P+注入区、第一N+注入区连接阴极；第三P+注入区、第四N+注入区连接阳极，第三P+注入区、深N阱、第一P阱构成第一PNP型晶体管；深N阱、第一P阱、第一N+注入区构成第一NPN型晶体管；第二N+注入区、第一P阱、第一N+注入区构成第二NPN型晶体管。本发明能够在不牺牲SCR结构较强泄放电流能力的同时提高维持电压，避免LDMOS器件发生闩锁，维持鲁棒性。
-
-
公开(公告)号：CN109300895B
公开(公告)日：2020-10-20
申请号：CN201811162798.4
申请日：2018-09-30
Applicant: 湖南大学
IPC: H01L27/02
Abstract: 一种LDMOS‑SCR结构的ESD保护器件，主要由衬底P‑SUB、第一NWD、第二NWD和P阱、第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第一栅氧、第一多晶硅栅、第一场氧、第二栅氧、第二多晶硅栅、第二场氧、第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区和第五场氧隔离区构成，P阱和第二P+注入区为环形。本发明通过形成一条泄放电流的路径来削弱LDMOS‑SCR结构的正反馈，以此来抬高静电防护应用中的LDMOS‑SCR结构的维持电压。
-
公开(公告)号：CN109166941B
公开(公告)日：2020-07-24
申请号：CN201810388951.9
申请日：2018-04-26
Applicant: 湖南大学
IPC: H01L31/078 , H01L31/0224 , H01L31/02
Abstract: 本发明提供了一种能源转换器件，具有衬底，在衬底上形成电极3，在电极3上形成介电层，在介电层上分别形成电极1和电极2，在电极1和2以及介电层上形成半导体层，其中电极1与所述半导体层形成欧姆接触，电极2与所述半导体层形成肖特基接触，在衬底硅电极3与电极1之间施加交流信号，在电极1和电极2之间就会形成稳定的直流输出，该能源转换器件不仅制备工艺简单，而且可以收集具有任意幅值的电磁波信号用于转化成直流电，并且无衰减，能长期工作，工艺性能稳定。
-
Patent Agency Ranking
公开(公告)号：CN108649028B
公开(公告)日：2020-06-30
申请号：CN201810496599.0
申请日：2018-05-22
Applicant: 湖南大学
IPC: H01L27/02
Abstract: 本发明提供一种静电保护器件，包括衬底、在衬底内设有深N阱，在深N阱内设有第一P阱、第二N+注入区、第二P+注入区、第三P+注入区、第四P+注入区、第三N+注入区以及第二P阱，第一P阱内设有第一P+注入区以及第一N+注入区，第二P阱内设有第四N+注入区以及第五P+注入区，第三P+注入区与阳极相连，第一P+注入区和第五P+注入区均与阴极相连，第二多晶硅栅和第三多晶硅栅均与栅极相连。本发明提出的静电保护器件，可有效降低触发电压，提高静电泄放电流能力，满足高压功率集成电路的鲁棒性要求。
-
公开(公告)号：CN108418578B
公开(公告)日：2020-06-30
申请号：CN201810176140.2
申请日：2018-03-02
Applicant: 湖南大学
IPC: H03K19/0185
Abstract: 本发明适用于分频器技术领域，提供了一种抗单粒子加固的分频器电路。该分频器包括：加固的D触发器和加固的与非门。相较于现有技术，本发明通过对时序逻辑电路和组合逻辑电路进行加固，提高了分频器电路的抗单粒子效应能力。D触发器包括时钟输入电路、DCVSL型主锁存器、DCVSL型从锁存器、Quatro型数据存储单元和Muller‑C型输出缓冲单元，其中DCVSL型主锁存器、DCVSL型从锁存器和Muller‑C型输出缓冲单元均采用双模冗余加固，从而提高时序逻辑电路的抗单粒子翻转效应。与非门采用差分串联电压开关逻辑结构进行加固，提高组合逻辑电路的抗单粒子瞬态效应。本发明具有高共模抑制比、抗单粒子效应等优点。
-
公开(公告)号：CN109411468A
公开(公告)日：2019-03-01
申请号：CN201811253429.6
申请日：2018-10-25
Applicant: 湖南大学
IPC: H01L27/02
Abstract: 本发明提供一种可控硅静电保护器件，包括衬底、埋氧层、N阱以及P阱，在N阱内设有第一P+注入区、第一多晶硅栅、第二P+注入区以及第四N+注入区，在P阱内设有第一N+注入区、第二多晶硅栅、第二N+注入区以及第四P+注入区，第三P+注入区与第三N+注入区跨接在N阱与P阱之间的交界处，第一P+注入区与阳极相连，第一N+注入区与阴极相连，第一P+注入区、第一多晶硅栅、第二P+注入区与N阱构成PMOS管，第一N+注入区、第二多晶硅栅、第二N+注入区与P阱构成NMOS管。本发明具有低触发电压、高维持电压、结构简单、易于集成以及鲁棒性高等优点，适用于器件以及电路的静电保护。
-
公开(公告)号：CN108807370A
公开(公告)日：2018-11-13
申请号：CN201810502074.3
申请日：2018-05-23
Applicant: 湖南大学
IPC: H01L27/02
CPC classification number: H01L27/0259
Abstract: 本发明提供一种静电保护器件，包括衬底、在所述衬底内设有深N阱，在深N阱内从左到右依次设有第一N阱、第一P阱以及第二N阱，第一N阱内从左到右依次设有第一N+注入区以及第一P+注入区，第一P阱内依次设有第二N+注入区、第二P+注入区以及第三N+注入区，第二N阱内依次设有第三P+注入区以及第四N+注入区，第一N+注入区以及第一P+注入区均与阳极相连，第三P+注入区以及第四N+注入区均与阴极相连，静电保护器件的形状为轴对称的八边形。本发明提出的静电保护器件，可提高维持电压，增强ESD鲁棒性。
-
公开(公告)号：CN118263327A
公开(公告)日：2024-06-28
申请号：CN202410552325.4
申请日：2024-05-06
Applicant: 湖南大学
IPC: H01L29/78 , H01L23/552
Abstract: 本发明提出一种提升单粒子烧毁阈值的LDMOS器件，包括衬底P‑SUB和在衬底P‑SUB上部依次设置的第一P阱、第一N阱和第二P+注入区，第一P阱上设置有第一P+注入区和第一N+注入区，第一P+注入区和第一N+注入区之间设置有第一P‑柱注入区，第二P+注入区一侧设置有第二P‑柱注入区，在第一P‑柱注入区和第二P‑柱注入区尾部向其相向面方向延伸分别设置有第三埋层P‑BL和第四埋层P‑BL，第一P‑柱注入区与第三埋层P‑BL构成第一L型非子收集网区，第二P‑柱注入区与第四埋层P‑BL构成第二L型非子收集网区。本发明通过两个L型非子收集网区来新增泄放非平衡载流子的路径，新增第一P‑柱注入区来降低寄生基区的电阻，抑制LDMOS中寄生三极管发射结导通，提高LDMOS的单粒子烧毁阈值电压。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.026 seconds)
