公开(公告)号：CN115951555A

公开(公告)日：2023-04-11

申请号：CN202310056099.6

申请日：2023-01-18

Applicant: 广东省大湾区集成电路与系统应用研究院 ,  锐立平芯微电子(广州)有限责任公司

Inventor： 吴宗晔 ,  施亿昌 ,  叶甜春 ,  罗军 ,  李彬鸿

IPC: G03F1/36 ,  G06T7/00

Abstract: 本申请涉及半导体光刻工艺领域，特别是涉及一种图形边界缺陷处理方法包括：获取待处理图形，待处理图形包括器件单元图形及背面图形，器件单元图形内及至少部分背面图形内具有Sbar标记；选取具有Sbar标记的背面图形及与选取的背面图形临接的器件单元图形；选取的背面图形及器件单元图形位于相邻的不同图层；将选取的背面图形提至与选取的器件单元图形位于同一图层，以得到待修正图形；自所述待修正图形中筛选出与设计规则相违背的Sbar标记并进行修正。本方法可有效检查出全耗尽型绝缘体上硅FDSOI因背面层次结构引起的缺陷，在光罩制作之前就把问题解决，从而节省开发资源与时间。避免了层次结构错误而检查不出来造成晶圆上的缺陷。

公开(公告)号：CN115910930A

公开(公告)日：2023-04-04

申请号：CN202211630796.X

申请日：2022-12-19

Applicant: 广东省大湾区集成电路与系统应用研究院 ,  锐立平芯微电子(广州)有限责任公司

Inventor： 丁文波 ,  叶甜春 ,  罗军 ,  李彬鸿 ,  王云

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明提供了一种半导体器件的制作方法及集成电路的制作方法，包括：提供RF‑SOI衬底；在RF‑SOI衬底上形成功能部件；在工艺温度为400‑500℃条件下，在功能部件背离RF‑SOI衬底一侧形成SAB层；在工艺温度范围为600‑700℃条件下进行热处理；在功能部件背离RF‑SOI衬底一侧、且未被SAB层覆盖的至少部分区域形成金属硅化物层。通过在工艺温度范围为600‑700℃条件下，对制备中的半导体器件进行热处理，能够消除RF‑SOI衬底出现的热施体缺陷，避免RF‑SOI衬底由于热施体缺陷而造成的半导体类型反转、硅电阻降低等问题的出现，保证采用RF‑SOI衬底制备的半导体器件及集成电路的性能高。

公开(公告)号：CN115422871B

公开(公告)日：2023-03-24

申请号：CN202211290513.1

申请日：2022-10-21

Applicant: 广东省大湾区集成电路与系统应用研究院

Inventor： 罗军 ,  叶甜春 ,  王云 ,  李彬鸿 ,  张骥 ,  薛静

IPC: G06F30/367

Abstract: 本申请公开了一种接触电阻率的提取方法，所述方法包括：基于矩形传输线模型拟合的关于第一电阻与两个接触孔间半导体长度之间的关系的第一曲线，获取半导体方阻的值；基于阶梯传输线模型拟合的关于第二电阻与阶梯区域长度之间的关系的第二曲线，计算金属方阻的值、接触电阻的值以及传输长度的值；阶梯传输线模型以阶梯区域电阻长度与半导体电阻长度之和不变的方式获得；根据半导体方阻的值、金属方阻的值、接触电阻的值以及传输长度的值，提取接触电阻率。阶梯传输线模型以改变阶梯区域电阻长度与半导体电阻长度的方式得到，降低LTLM结构对工艺窗口的要求。

公开(公告)号：CN115832020A

公开(公告)日：2023-03-21

申请号：CN202211448320.4

申请日：2022-11-18

Applicant: 广东省大湾区集成电路与系统应用研究院 ,  锐立平芯微电子(广州)有限责任公司

Inventor： 许滨滨 ,  叶甜春 ,  李彬鸿 ,  罗军 ,  许静 ,  嵇彤

IPC: H01L29/40 ,  H01L29/423 ,  H01L21/762

Abstract: 本申请提供了一种半导体器件的制作方法，该方法包括：首先，提供第一基底以及第二基底，第二基底包括第二衬底层，第一基底包括依次层叠的第一衬底层、第一预备顶层硅层以及埋氧层，第一基底还包括沟槽，沟槽从埋氧层贯穿至第一预备顶层硅层中；然后，以埋氧层以及第二衬底层作为键合界面，对第一基底以及第二基底进行键合，并去除第一衬底层，得到初始半导体器件；最后，采用GAA技术处理初始半导体器件，得到最终半导体器件。沟槽从埋氧层贯穿至第一预备顶层硅层中，且在键合之前可以控制沟槽的位置以及形状，保证了可以在形成GAA结构之前获得形貌规则的第一沟槽，保证了采用GAA技术处理后得到的最终半导体器件的可靠性以及性能较高。

公开(公告)号：CN115602729A

公开(公告)日：2023-01-13

申请号：CN202211593307.8

申请日：2022-12-13

Applicant: 广东省大湾区集成电路与系统应用研究院(CN) ,  锐立平芯微电子(广州)有限责任公司(CN)

Inventor： 嵇彤 ,  叶甜春 ,  罗军 ,  李彬鸿 ,  苏炳熏 ,  许静 ,  许滨滨 ,  王国庆

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本申请实施例公开了一种横向双扩散金属氧化物半导体器件及制作方法，该器件包括：第一衬底，第一衬底包括第一硅层、第一氧化层、第二硅层，第一氧化层裸露第一硅层部分表面，第二硅层覆盖第一氧化层；第三硅层，覆盖第一硅层裸露部分表面，第三硅层所在区域以及第一衬底与第三硅层对应区域组成漂移区；凹陷，位于漂移区，贯穿第三硅层，延伸至第一硅层中，凹陷中具有击穿场强大于第一硅层、第二硅层、第三硅层击穿场强的填充物，使得器件具有较高的击穿电压，还具有附着凹陷侧壁及底部的附着材料层，附着材料层的介电常数大于第一硅层、第二硅层及第三硅层的介电常数，有助于减小器件导通电阻，使得器件具有较高击穿电压，同时导通电阻较小。

公开(公告)号：CN115511768A

公开(公告)日：2022-12-23

申请号：CN202110620654.4

申请日：2021-06-03

Applicant: 广东省大湾区集成电路与系统应用研究院 ,  锐立平芯微电子(广州)有限责任公司

Inventor： 王宪一 ,  叶甜春 ,  罗军 ,  赵杰 ,  王云

IPC: G06T7/00 ,  G06T7/70

Abstract: 本申请提供了一种晶圆缺陷诊断方法和诊断装置。该晶圆缺陷诊断方法先采集该工艺站点中各个生产机台生产的晶圆的缺陷信息，之后，获取该缺陷信息，并通过缺陷信息和各个机器手臂的特性信息，筛选出由机器手臂碰撞产生的碰撞缺陷；再之后，利用碰撞缺陷的缺陷信息和各个机器手臂的特性信息，对碰撞缺陷与各个机器手臂进行图像比对，确定造成该碰撞缺陷的机器手臂和生产机台，最后，通过发出检测提示，便可以通知工程师对相应生产机台进行检测，从而可以及时诊断出造成碰撞缺陷的生产机台，进而使得晶圆生产过程中的经济损失降低，并且也使得晶圆的良率提高。

公开(公告)号：CN115377007A

公开(公告)日：2022-11-22

申请号：CN202211290882.0

申请日：2022-10-21

Applicant: 广东省大湾区集成电路与系统应用研究院

Inventor： 罗军 ,  叶甜春 ,  王云 ,  李彬鸿 ,  张骥 ,  薛静

IPC: H01L21/8238 ,  H01L29/417 ,  H01L29/47

Abstract: 本申请公开了一种三维堆叠半导体器件的制造方法，可应用于半导体器件制造技术领域，该方法中，首先，提供包括垂直堆叠的第一器件结构和第二器件结构的衬底结构；然后，在第一器件结构和第二器件结构的源漏开孔内形成金属‑半导体化合物；接着，向金属‑半导体化合物与源漏开孔内的半导体材料的界面掺杂杂质离子；最后，向掺杂杂质离子的源漏开孔内填充接触孔金属，形成金属互连线。由此，在三维堆叠半导体器件中构造肖特基源漏，从而不需要使高掺杂源漏与接触孔金属直接接触，也不需要实现突变的PN结，可以由肖特基势垒高度决定器件中的电流，实现了在三维堆叠半导体器件中获得较小的源漏电阻。

公开(公告)号：CN114121677B

公开(公告)日：2022-05-27

申请号：CN202210096839.4

申请日：2022-01-27

Applicant: 澳芯集成电路技术(广东)有限公司 ,  广东省大湾区集成电路与系统应用研究院

Inventor： 贺鑫 ,  叶甜春 ,  朱纪军 ,  罗军 ,  李彬鸿 ,  赵杰

IPC: H01L21/336 ,  H01L29/786

Abstract: 本发明公开了一种FDSOI器件的沟道制作工艺优化方法，其可使沟道减薄，以满足栅极长度缩短、良好短沟道效应控制作用，同时可避免因沟道减薄而导致的源漏极电阻值增加、外延生长源漏极缺陷等问题出现，沟道制作工艺优化方法包括以下步骤：在晶圆上生长衬底，在衬底上依次制备隔离槽、沟道层、栅极层、源漏极区；对栅极层进行选择性刻蚀，使栅极层下方的沟道层暴露出来；选择性氧化暴露出的沟道层，获取第一沟道区氧化硅，第一沟道区氧化硅的厚度为第一预定厚度；刻蚀去除第一沟道区氧化硅，获取第二刻蚀槽；在第二刻蚀槽内氧化生长第二沟道区氧化硅，第二沟道区氧化硅的厚度为第二预定厚度。

公开(公告)号：CN114361012A

公开(公告)日：2022-04-15

申请号：CN202111678019.8

申请日：2021-12-31

Applicant: 广东省大湾区集成电路与系统应用研究院 ,  澳芯集成电路技术(广东)有限公司

Inventor： 毛永吉 ,  叶甜春 ,  朱纪军 ,  李彬鸿 ,  罗军 ,  赵杰

IPC: H01L21/027 ,  H01L21/033 ,  H01L21/311

Abstract: 本发明提供了一种半导体器件及其制作方法，通过第二光阻层和硬掩膜层共同作为掩膜以对待刻蚀层进行刻蚀，相较于仅仅通过第二光阻层为掩膜来刻蚀待刻蚀层的方式，本发明能够得到线宽尺寸更小的第二沟槽。本发明优化了半导体器件的制作方法，实现半导体器件中更微小尺寸的组成结构的制备。

公开(公告)号：CN114093786B

公开(公告)日：2022-04-15

申请号：CN202210077135.2

申请日：2022-01-24

Applicant: 澳芯集成电路技术(广东)有限公司 ,  广东省大湾区集成电路与系统应用研究院

Inventor： 廖致弘 ,  叶甜春 ,  朱纪军 ,  罗军 ,  李彬鸿 ,  赵杰

IPC: H01L21/66 ,  G01R31/26 ,  G01R31/265 ,  G01B15/00

Abstract: 本发明公开了一种FDSOI器件的接触孔连接位置检测方法，其可实现接触孔底端与介质层具体连接位置的准确检测，提供一半导体器件，半导体器件包括衬底、依次沉积于衬底的不同介质层，缺陷检测方法包括：提供接触孔刻蚀样本，将样本随机划分为第一样本、第二样本，样本中接触孔底端位于不同介质层，采集第一样本中接触孔输出电压，获取电子束成像图及灰度值，对各个第一样本进行剖切，获取接触孔与各介质层不同连接位置，根据输出电压与不同连接位置对应关系，建立第一数据库，根据灰度值与输出电压对应关系或根据灰度值与不同连接位置对应关系，建立第二数据库，基于第一数据库、第二数据库，对第二样本中接触孔连接位置进行检测。