-
公开(公告)号：CN106133915B
公开(公告)日：2020-04-07
申请号：CN201580016634.9
申请日：2015-08-13
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L29/12 , H01L29/417
Abstract: 包括：N型的碳化硅基板(1)；N型碳化硅层(2)，形成在N型碳化硅基板(1)的正面侧；P型区域(3)，选择性地形成在N型碳化硅层(2)的表面层；N型源区域(4)，形成在P型区域(3)内；P型接触区域(5)，形成在P型区域(3)内；栅绝缘膜(6)，形成在从N型源区域(4)经过P型区域(3)而到达N型碳化硅层(2)的区域上；栅电极(7)，形成在栅绝缘膜(6)上；层间绝缘膜(8)，覆盖栅电极(7)；以及第一源电极(9)，以电连接到P型接触区域(5)和N型源区域(4)的表面的方式形成，覆盖栅电极(7)的层间绝缘膜(8)的端部具有规定角度的倾斜。通过这样的设置，可以改善形成于正面侧的金属电极的覆盖性，可以抑制特性变动并提高可靠性。
-
公开(公告)号：CN104321875B
公开(公告)日：2017-05-24
申请号：CN201380018020.5
申请日：2013-03-14
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L29/12 , H01L29/47 , H01L29/872
Abstract: 纵型高耐压半导体装置具有：第1导电型的半导体基板(1)；形成在半导体基板(1)上且浓度比半导体基板(1)低的第1导电型半导体层(2)；选择性地形成于第1导电型半导体层(2)的表面且高浓度的第2导电型半导体层(3)；在第1导电型半导体层(2)及第2导电型半导体层(3)上形成的第2导电型且低浓度的基底层(4)；和选择性地形成于该基底层(4)的表面层的第1导电型源极区域(7)。在元件周边部，删除第2导电型半导体层(3)的一部分之后，在浓度比半导体基板(1)低的第1导电型半导体层(2)的表面上形成多个低浓度的第2导电型层(11、12)，以作为最内周的该第2导电型层(11)不与第2导电型半导体层(3)及基底层(4)接触的方式进行了配置。由此，与半导体基板的结晶面方位无关地保持了足够的元件耐压特性，且能够以低导通电阻改善击穿耐量。
-
Patent Agency Ranking
公开(公告)号：CN105874604A
公开(公告)日：2016-08-17
申请号：CN201580003622.2
申请日：2015-07-15
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/872
CPC classification number: H01L29/7811 , H01L21/761 , H01L29/045 , H01L29/0615 , H01L29/0623 , H01L29/0638 , H01L29/1608 , H01L29/66068 , H01L29/8611
Abstract: 半导体装置具备：选择性地设置在n型碳化硅外延层(2)的相对于n+型碳化硅基板(1)侧的相反一侧的表面层的p+型区(3)；由在n型碳化硅外延层(2)上形成金属?半导体接合的源电极(13)和p+型区(3)构成的元件结构；包围所述元件结构的周边部的p?型区(5a)和p??型区(5b)；隔着n型碳化硅外延层(2)包围该周边部的n+型沟道截断区(17)的结构。n+型沟道截断区(17)具有杂质浓度高的第二个n+型沟道截断区(17b)和内部包括第二个n+型沟道截断区(17b)，且杂质浓度比第二个n+型沟道截断区(17b)低的第一个n+型沟道截断区(17a)。通过采用这样的结构能够实现高耐压和电流的低泄漏。
-
公开(公告)号：CN104321875A
公开(公告)日：2015-01-28
申请号：CN201380018020.5
申请日：2013-03-14
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L29/12 , H01L29/47 , H01L29/872
Abstract: 纵型高耐压半导体装置具有：第1导电型的半导体基板(1)；形成在半导体基板(1)上且浓度比半导体基板(1)低的第1导电型半导体层(2)；选择性地形成于第1导电型半导体层(2)的表面且高浓度的第2导电型半导体层(3)；在第1导电型半导体层(2)及第2导电型半导体层(3)上形成的第2导电型且低浓度的基底层(4)；和选择性地形成于该基底层(4)的表面层的第1导电型源极区域(7)。在元件周边部，删除第2导电型半导体层(3)的一部分之后，在浓度比半导体基板(1)低的第1导电型半导体层(2)的表面上形成多个低浓度的第2导电型层(11、12)，以作为最内周的该第2导电型层(11)不与第2导电型半导体层(3)及基底层(4)接触的方式进行了配置。由此，与半导体基板的结晶面方位无关地保持了足够的元件耐压特性，且能够以低导通电阻改善击穿耐量。
-
公开(公告)号：CN104303311A
公开(公告)日：2015-01-21
申请号：CN201380018019.2
申请日：2013-03-29
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/0634 , H01L21/046 , H01L29/045 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/66333 , H01L29/7395 , H01L29/7802 , H01L29/06 , H01L29/0615 , H01L29/78
Abstract: 碳化硅纵型MOSFET具有：第1导电型的N反转层(6)，在第2半导体层基底层以外的表面层上所形成，该第2半导体层基底层在形成于基板的表面上的低浓度层上选择性地形成；栅电极层，被第1导电型的源极区域和第1导电型的N反转层(6)夹持，第2导电型的第3半导体层的表面露出部上的至少一部分，隔着栅极绝缘膜而形成；和源电极，在源极区域与第3半导体层的表面上共同接触，在N反转层(6)下的区域结合第2导电型半导体层的一部分。由此，利用将SiC等作为半导体材料的纵型SiC-MOSFET的低导通电阻，并且即使在施加高电压时也能防止形成栅电极的氧化膜的击穿，并能够提高可靠性。
-
公开(公告)号：CN103460390A
公开(公告)日：2013-12-18
申请号：CN201280015887.0
申请日：2012-04-06
Applicant: 富士电机株式会社 , 独立行政法人产业技术综合研究所
CPC classification number: H01L29/0615 , H01L29/0626 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/7802 , H01L29/7808 , H01L29/7827
Abstract: 本发明的课题在于在对漏极电极施加高电压时，实现不会对栅极绝缘膜施加大的电场，能够提高栅极绝缘膜的破坏耐量的碳化硅纵型场效应晶体管。该碳化硅纵型场效应晶体管的特征在于，具备：第1导电型的碳化硅基板和形成于该第1导电型碳化硅基板表面上的低浓度的第1导电型碳化硅层；选择性地形成于该第1导电型碳化硅层表面上的第2导电型区域；形成于该第2导电型区域内的第1导电型源极区域；在第2导电型区域内的第1导电型源极区域之间形成的高浓度的第2导电型区域；与该高浓度的第2导电型区域以及第1导电型源极区域电连接的源极电极；从形成于相邻的第2导电型区域的第1导电型源极区域到第2导电型区域以及第1导电型碳化硅层上所形成的栅极绝缘膜；形成于该栅极绝缘膜上的栅极电极；第1导电型碳化硅基板的背面侧上的漏极电极，该碳化硅纵型场效应晶体管中，在第2导电型区域与第1导电型碳化硅层之间设置雪崩产生单元。
-
公开(公告)号：CN101350618B
公开(公告)日：2013-05-08
申请号：CN200810109852.9
申请日：2008-05-30
Applicant: 富士电机株式会社
IPC: H03K19/0185 , H01L21/784
CPC classification number: H01L27/0922 , H01L27/0222 , H01L27/0288 , H01L27/0629 , H01L27/1203 , H01L28/20
Abstract: 本发明提供了一种即便在过量负电压或ESD浪涌被施加于高压电源端子时也不会发生失效和故障的电平移动电路和半导体器件。该电平移动电路由电平移动电阻器、与该电平移动电阻器相连的限流电阻器、以及其漏极连接到该限流电阻器的n沟道MOSFET构成，并且电平移动电阻器与限流电阻器之间的部分是电平上移电路的输出部。通过设置限流电阻器，因过量负电压或ESD浪涌而流动的电流被抑制，由此防止电平移动电流失效或故障。
-
-
-
-
-
-
Search Results
37
records
(took 0.064 seconds)
