公开(公告)号：CN105981176B

公开(公告)日：2019-03-08

申请号：CN201480057180.5

申请日：2014-09-16

Applicant: 株式会社东芝 ,  独立行政法人产业技术综合研究所 ,  富士电机株式会社

Inventor： 有吉惠子 ,  清水达雄 ,  四户孝 ,  先崎纯寿 ,  原田信介 ,  小岛贵仁

IPC: H01L29/78 ,  H01L21/318 ,  H01L21/336 ,  H01L29/12

Abstract: 根据一个实施方式，半导体装置包括第一半导体区域、第二半导体区域、第三半导体区域、第一电极、第二电极、控制电极和绝缘膜。第一半导体区域是第一导电型的并且包含SiC。第二半导体区域设置在第一半导体区域上并且具有第一表面。第二半导体区域是第二导电型的并且包含SiC。第三半导体区域设置在第二半导体区域上、是第一导电型的并且包含SiC。第一电极电连接到第一半导体区域。第二电极电连接到第三半导体区域。控制电极设置在第二半导体区域上。绝缘膜设置在第二半导体区域与控制电极之间。绝缘膜接触第一表面以及控制电极并且包含氮。氮的浓度分布的峰值的位置远离第一表面至少2nm但小于10nm，峰值的半峰宽为至少10nm但小于20nm。

公开(公告)号：CN105981176A

公开(公告)日：2016-09-28

申请号：CN201480057180.5

申请日：2014-09-16

Applicant: 株式会社东芝 ,  独立行政法人产业技术综合研究所 ,  富士电机株式会社

Inventor： 有吉惠子 ,  清水达雄 ,  四户孝 ,  先崎纯寿 ,  原田信介 ,  小岛贵仁

IPC: H01L29/78 ,  H01L21/318 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/0214 ,  H01L21/0223 ,  H01L21/02247 ,  H01L21/02255 ,  H01L21/02326 ,  H01L21/02332 ,  H01L21/02337 ,  H01L21/02529 ,  H01L21/049 ,  H01L29/045 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7813

Abstract: 根据一个实施方式，半导体装置包括第一半导体区域、第二半导体区域、第三半导体区域、第一电极、第二电极、控制电极和绝缘膜。第一半导体区域是第一导电型的并且包含SiC。第二半导体区域设置在第一半导体区域上并且具有第一表面。第二半导体区域是第二导电型的并且包含SiC。第三半导体区域设置在第二半导体区域上、是第一导电型的并且包含SiC。第一电极电连接到第一半导体区域。第二电极电连接到第三半导体区域。控制电极设置在第二半导体区域上。绝缘膜设置在第二半导体区域与控制电极之间。绝缘膜接触第一表面以及控制电极并且包含氮。氮的浓度分布的峰值的位置远离第一表面至少2nm但小于10nm，峰值的半峰宽为至少10nm但小于20nm。

公开(公告)号：CN103460390B

公开(公告)日：2017-03-08

申请号：CN201280015887.0

申请日：2012-04-06

Applicant: 富士电机株式会社 ,  独立行政法人产业技术综合研究所

Inventor： 原田祐一 ,  原田信介 ,  星保幸 ,  岩室宪幸

IPC: H01L29/78 ,  H01L29/12

CPC classification number: H01L29/0615 ,  H01L29/0626 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/7802 ,  H01L29/7808 ,  H01L29/7827

Abstract: 雪崩产生单元。本发明的课题在于在对漏极电极施加高电压时，实现不会对栅极绝缘膜施加大的电场，能够提高栅极绝缘膜的破坏耐量的碳化硅纵型场效应晶体管。该碳化硅纵型场效应晶体管的特征在于，具备：第1导电型的碳化硅基板和形成于该第1导电型碳化硅基板表面上的低浓度的第1导电型碳化硅层；选择性地形成于该第1导电型碳化硅层表面上的第2导电型区域；形成于该第2导电型区域内的第1导电型源极区域；在第2导电型区域内的第1导电型源极区域之间形成的高浓度的第2导电型区域；与该高浓度的第2导电型区域以及第1导电型源极区域电连接的源极电极；从形成于相邻的第2导电型区域的第1导电型源极区域到第2导电型区域以及第1导电型碳化硅层上所形成的栅极绝缘膜；形成于该栅极绝缘膜上的栅极电极；第1导电型碳化硅基板的背面侧上

公开(公告)号：CN103460390A

公开(公告)日：2013-12-18

申请号：CN201280015887.0

申请日：2012-04-06

Applicant: 富士电机株式会社 ,  独立行政法人产业技术综合研究所

Inventor： 原田祐一 ,  原田信介 ,  星保幸 ,  岩室宪幸

IPC: H01L29/78 ,  H01L29/12

CPC classification number: H01L29/0615 ,  H01L29/0626 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/7802 ,  H01L29/7808 ,  H01L29/7827

Abstract: 本发明的课题在于在对漏极电极施加高电压时，实现不会对栅极绝缘膜施加大的电场，能够提高栅极绝缘膜的破坏耐量的碳化硅纵型场效应晶体管。该碳化硅纵型场效应晶体管的特征在于，具备：第1导电型的碳化硅基板和形成于该第1导电型碳化硅基板表面上的低浓度的第1导电型碳化硅层；选择性地形成于该第1导电型碳化硅层表面上的第2导电型区域；形成于该第2导电型区域内的第1导电型源极区域；在第2导电型区域内的第1导电型源极区域之间形成的高浓度的第2导电型区域；与该高浓度的第2导电型区域以及第1导电型源极区域电连接的源极电极；从形成于相邻的第2导电型区域的第1导电型源极区域到第2导电型区域以及第1导电型碳化硅层上所形成的栅极绝缘膜；形成于该栅极绝缘膜上的栅极电极；第1导电型碳化硅基板的背面侧上的漏极电极，该碳化硅纵型场效应晶体管中，在第2导电型区域与第1导电型碳化硅层之间设置雪崩产生单元。

公开(公告)号：CN100536165C

公开(公告)日：2009-09-02

申请号：CN200580036954.7

申请日：2005-09-30

Applicant: 独立行政法人产业技术综合研究所

Inventor： 八尾勉 ,  原田信介 ,  岗本光央 ,  福田宪司

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L21/0465 ,  H01L29/0623 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7828

Abstract: 在低浓度p型淀积膜内具备沟道区域和通过离子注入返型成n型的基极区域的SiC纵型MOSFET，在截止时会引起栅极氧化膜的绝缘破坏，从而妨碍了高耐压化。本发明通过以下的方式来解决。即，在低浓度p型淀积膜和高浓度栅极层之间设置低浓度n型淀积膜，并且，在低浓度p型淀积膜内有选择地形成通过离子注入返型成n型的基极区域，由此增大高浓度栅极层和沟道区域以及栅极氧化膜之间的淀积膜的厚度。

公开(公告)号：CN101065847A

公开(公告)日：2007-10-31

申请号：CN200580036954.7

申请日：2005-09-30

Applicant: 独立行政法人产业技术综合研究所

Inventor： 八尾勉 ,  原田信介 ,  岗本光央 ,  福田宪司

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L21/0465 ,  H01L29/0623 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7828

Abstract: 在低浓度p型淀积膜内具备沟道区域和通过离子注入返型成n型的基极区域的SiC纵型MOSFET，在截止时会引起栅极氧化膜的绝缘破坏，从而妨碍了高耐压化。本发明通过以下的方式来解决。即，在低浓度p型淀积膜和高浓度栅极层之间设置低浓度n型淀积膜，并且，在低浓度p型淀积膜内有选择地形成通过离子注入返型成n型的基极区域，由此增大高浓度栅极层和沟道区域以及栅极氧化膜之间的淀积膜的厚度。

公开(公告)号：CN109638069A

公开(公告)日：2019-04-16

申请号：CN201811009205.0

申请日：2018-08-31

Applicant: 富士电机株式会社

Inventor： 小林勇介 ,  原田信介

IPC: H01L29/16 ,  H01L29/423 ,  H01L29/78 ,  H01L27/06

Abstract: 本发明提供能够降低导通电阻的半导体装置。在栅极沟槽(7)的底面设有导电层(22)。由该导电层(22)和n型电流扩散区(3)沿栅极沟槽(7)的侧壁形成肖特基结(23)，并由该肖特基结(23)构成沟槽型SBD(42)的1个单位单元。在栅极沟槽(7)的内部，在导电层(22)上隔着绝缘层(8a)设有构成沟槽栅型的纵向型MOSFET(41)的1个单位单元的栅电极(9)。即，沟槽栅型MOSFET(41)的1个单位单元和沟槽型SBD(42)的1个单位单元被配置在1个栅极沟槽(7)的内部并且在深度方向上对置。

公开(公告)号：CN105493245B

公开(公告)日：2018-01-16

申请号：CN201480048187.0

申请日：2014-08-08

Applicant: 富士电机株式会社 ,  独立行政法人产业技术总合研究所

Inventor： 内海诚 ,  酒井善行 ,  福田宪司 ,  原田信介 ,  岡本光央

IPC: H01L21/28 ,  H01L21/26 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/0485 ,  H01L21/283 ,  H01L21/324 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/66477 ,  H01L29/7802

Abstract: 在n‑型碳化硅基板(1)的表面选择性地形成红外线吸收膜(8)，在n‑型碳化硅基板(1)上，在除红外线吸收膜(8)的形成区域以外的区域依次选择性地形成包括铝的p型接触图案(9)和包括镍的Ni图案(10)之后，通过快速退火处理对n‑型碳化硅基板(1)进行加热，形成包括p型接触图案(9)和硅化的Ni图案(10)的欧姆电极。

公开(公告)号：CN117280476A

公开(公告)日：2023-12-22

申请号：CN202280024367.X

申请日：2022-05-16

Applicant: 富士电机株式会社

Inventor： 俵武志 ,  原田信介

IPC: H01L29/78

Abstract: 碳化硅半导体装置(50)具备：n型的碳化硅半导体基板(1)；n型的第一半导体层(2、6)，其杂质浓度低于碳化硅半导体基板(1)的杂质浓度；n型的第一JFET区(6b)，其设置于第一半导体层的表面层，且有效施主浓度高于第一半导体层的有效施主浓度；p型的第二半导体层(3)，其设置于第一半导体层的与碳化硅半导体基板(1)相反的一侧的表面；n型的第一半导体区(7)，其选择性地设置于第二半导体层的表面层；以及沟槽(16)，其贯通第一半导体区(7)、第二半导体层以及第一JFET区(6b)。第一JFET区(6b)掺杂有由氮和磷中的任一种构成的施主和铝。

公开(公告)号：CN109638069B

公开(公告)日：2023-10-24

申请号：CN201811009205.0

申请日：2018-08-31

Applicant: 富士电机株式会社

Inventor： 小林勇介 ,  原田信介

IPC: H01L29/16 ,  H01L29/423 ,  H01L29/78 ,  H01L27/06

Abstract: 本发明提供能够降低导通电阻的半导体装置。在栅极沟槽(7)的底面设有导电层(22)。由该导电层(22)和n型电流扩散区(3)沿栅极沟槽(7)的侧壁形成肖特基结(23)，并由该肖特基结(23)构成沟槽型SBD(42)的1个单位单元。在栅极沟槽(7)的内部，在导电层(22)上隔着绝缘层(8a)设有构成沟槽栅型的纵向型MOSFET(41)的1个单位单元的栅电极(9)。即，沟槽栅型MOSFET(41)的1个单位单元和沟槽型SBD(42)的1个单位单元被配置在1个栅极沟槽(7)的内部并且在深度方向上对置。